Dans cette thèse, nous présentons une nouvelle approche efficace pour le rendu de scènes vastes et d'objets détaillés en temps réel. Notre approche est basée sur une nouvelle représentation pré-filtrée et volumique de la géométrie et un lancer de cone basé-voxel qui permet un rendu précis et haute performance avec une haute qualité de filtrage de géométries très détaillées. Afin de faire de cette représentation voxel une primitive de rendu standard pour le temps-réel, nous proposons une nouvelle approche basée sur les GPUs conçus entièrement pour passer à l'échelle et supporter ainsi le rendu des volumes de données très volumineux. Notre système permet d'atteindre des performances de rendu en temps réel pour plusieurs milliards de voxels. Notre structure de données exploite le fait que dans les scènes CG, les détails sont souvent concentrées sur l'interface entre l'espace libre et des grappes de densité et montre que les modèles volumétriques pourrait devenir une alternative intéressante en tant que rendu primitif pour les applications temps réel. Dans cet esprit, nous permettons à un compromis entre qualité et performances et exploitons la cohérence temporelle. Notre solution est basée sur une représentation hiérarchiques des données adaptées en fonction de la vue actuelle et les informations d'occlusion, couplé à un algorithme de rendu par lancer de rayons efficace. Nous introduisons un mécanisme de cache pour le GPU offrant une pagination très efficace de données dans la mémoire vidéo et mis en œuvre comme un processus data-parallel très efficace. Ce cache est couplé avec un pipeline de production de données capable de charger dynamiquement des données à partir de la mémoire centrale, ou de produire des voxels directement sur le GPU. Un élément clé de notre méthode est de guider la production des données et la mise en cache en mémoire vidéo directement à partir de demandes de données et d'informations d'utilisation émises directement lors du rendu. Nous démontrons notre approche avec plusieurs applications. Nous montrons aussi comment notre modèle géométrique pré-filtré et notre lancer de cones approximé peuvent être utilisés pour calculer très efficacement divers effets de flou ainsi d'éclairage indirect en temps réel. / In this thesis, we present a new approach to efficiently render large scenes and detailed objects in real-time. Our approach is based on a new volumetric pre-filtered geometry representation and an associated voxel-based approximate cone tracing that allows an accurate and high performance rendering with high quality filtering of highly detailed geometry. In order to bring this voxel representation as a standard real-time rendering primitive, we propose a new GPU-based approach designed to entirely scale to the rendering of very large volumetric datasets. Our system achieves real-time rendering performance for several billion voxels. Our data structure exploits the fact that in CG scenes, details are often concentrated on the interface between free space and clusters of density and shows that volumetric models might become a valuable alternative as a rendering primitive for real-time applications. In this spirit, we allow a quality/performance trade-off and exploit temporal coherence. Our solution is based on an adaptive hierarchical data representation depending on the current view and occlusion information, coupled to an efficient ray-casting rendering algorithm. We introduce a new GPU cache mechanism providing a very efficient paging of data in video memory and implemented as a very efficient data-parallel process. This cache is coupled with a data production pipeline able to dynamically load or produce voxel data directly on the GPU. One key element of our method is to guide data production and caching in video memory directly based on data requests and usage information emitted directly during rendering. We demonstrate our approach with several applications. We also show how our pre-filtered geometry model and approximate cone tracing can be used to very efficiently achieve blurry effects and real-time indirect lighting.

Pour évaluer les performances des systèmes de communications sans fil, un simulateur matériel de canal MIMO (Multiple-Input Multiple-Output) est réalisé pour les nouveaux systèmes de communication. Il fournit la vitesse de traitement nécessaire et permet d’évaluer les performances en temps réel. Il permet de comparer les différents systèmes dans les mêmes conditions souhaitées. Les objectifs de ce travail concernent principalement les modèles de canal MIMO et l'architecture de bloc numérique du simulateur matériel.Le simulateur matériel conçu peut être configuré avec les nouveaux réseaux radio-mobiles (LTE) et les réseaux locaux sans fil (WLAN 802.11ac). Il utilise des modèles de canaux standardisés, comme le TGn IEEE 802.11n et le 3GPP-LTE, ou des résultats de mesures effectuées avec un sondeur de canalMIMO conçu et réalisé dans notre laboratoire. Récemment, le sondeur de canal a été utilisé au cours de campagnes de mesure pour des environnements à bord d’un navire et de l’extérieur-vers-l’intérieur (outdoor-to-indoor). Un algorithme est proposé pour que les réponses impulsionnelles mesurées soient compatibles avec la bande des signaux LTE. En outre, le modèle de Kronecker avec des évanouissements de Rayleigh est utilisé pour obtenir un canal variant dans le temps.Le simulateur doit être capable de reproduire différents types d'environnement. Dans ce contexte, de nombreux scénarios ont été proposés. Ils considèrent le mouvement à l'intérieur et à l'extérieur pour des environnements et des réseaux hétérogènes. Un algorithme est proposé et analysé pour basculer entre les environnements d’une manière continue. Ces réseaux offrent des services à travers un réseau cellulaire à l'aide du LTE et sont capables de maintenir le service lors du passage à un réseau local sans fil WLAN 802.11ac.Deux architectures pour le bloc numérique du simulateur matériel sont proposées. La première opère dans le domaine fréquentiel en utilisant des modules de transformée de Fourier rapide (FFT/IFFT). Dans ce contexte, une nouvelle architecture fréquentielle améliorée qui fonctionne avec des signaux d'entrée de longue durée est proposée. La seconde opère dans le domaine temporel en utilisant des filtres à Réponse Impulsionnelle Finie (FIR).Les architectures ont été implémentées sur des circuits programmables (FPGA : Field Programmable Gate Array) Virtex-IV de Xilinx. Leurs occupations sur FPGA, la précision des signaux de sortie et leur latence sont analysées et comparées. De plus, une solution basée sur un facteur d’échelle automatique (ASF: Auto-Scale Factor) est introduite pour augmenter la précision des signaux de sortie. / To evaluate the performance of the emerging mobile and wireless communication systems, a Multiple-Input Multiple-Output (MIMO) channel hardware simulator is designed and implemented using the recent communication standards. It provides the processing speed required to the real-time performance evaluation and allows comparing various systems in the same test conditions. The objectives of this work mainly concern the MIMO channel models and the digital block architecture of the hardware simulator. The hardware simulator can be configured with Long Term Evolution (LTE) and Wireless Local Area Network (WLAN) 802.11ac signals. It uses standard channel models, as 3GPP LTE and TGn IEEE 802.11n. It also allows replaying measurement results obtained with the MIMO channel sounder designed and realized at our laboratory. In fact, data obtained during measurement campaigns onboard a ship and for outdoor-to-indoor environments were used. The measured impulse responses are pre-processed in order to make them compatible with LTE or 802.11ac signals. Moreover, timevarying channel models are obtained using Kronecker model with Rayleigh fading.The simulator must be able to reproduce different types of environment. In this context, many scenarios considering realistic people movements have been proposed. They involve movements in outdoor, indoor, outdoor-to-indoor or heterogeneous environments. An algorithm is proposed and described to switch between the environments in a continuous manner. Heterogeneous wireless communication systems are also considered. These systems provide service through a cellular network using LTE standard and are able to maintain the service when switching to a WLAN 802.11ac, for example.Two architectures for the digital block of the hardware simulator are proposed. The first operates in the frequency domain using Fast Fourier Transform (FFT/IFFT) modules. A new improved frequency architecture that works for streaming mode input signals is proposed. The second operates in time domain using Finite Impulse Response (FIR) filters.The architectures of the digital block of the hardware simulator are implemented on a Field Programmable Gate Array (FPGA) Virtex-IV from Xilinx. Their occupation on the FPGA, the accuracy of the output signals and their latency are analyzed and compared. Moreover, a new algorithm, based on an Auto-Scale Factor (ASF), is added for the time domain architecture. This algorithm improves the precision of the output signals.

Le problème de la synthèse automatique de circuits est aborde ici à travers trois experiences de réalisation de compilateurs. La première concerne la traduction de la spécification fonctionnelle d'un circuit décrit en Lascar ( langage de la famille cascade). Le deuxième compilateur utilise un formalisme de règles de réécriture pour produire un circuit adapte à une bibliothèque spécifique de Bull-systèmes, a partir d'une description en langage Lds. La troisième expérience aborde le problème de la synthèse de parties opératives, dont les principales difficultés sont présentées en détail. La méthode utilisée met en œuvre un algorithme de séquencement fonde sur un formalisme potentiel-tache, et une méthode de partage de registres et d'allocation d'opérateurs a partir d'un algorithme de coloriage de graphes

Cette thèse adresse une recherche d'automatisation pour la conception d'architecture matérielle de systèmes monopuces.<br />L'accroissement incessant de la complexité des systèmes, l'amincissement des fenêtres commerciales et la réduction du temps accordé à la conception qui en résulte apportent une divergence non résolue entre les besoins en productivité et celle effective des équipes de concepteurs. Une réponse est proposée par l'abstraction de ces systèmes jusqu'à un niveau où les caractéristiques de l'architecture matérielle ne sont que des directives d'implémentation annotées à un modèle purement fonctionnel de l'application. Ce modèle est alors pris en charge par un flot d'étapes de raffinement automatisées, le conduisant jusqu'à un niveau de détail permettant l'utilisation d'outils de synthèse matérielle commerciaux qui, à leur tour, le transposent en silicium.<br />La contribution de cette thèse à cette méthodologie concerne la définition d'une représentation de ces architectures matérielles à chaque niveau utilisé au cours de la conception, ainsi qu'une approche d'automatisation du flot de raffinement par l'assemblage systématique de composants de bibliothèques. La pertinence de ces travaux a été évaluée par leurs applications à la conception de plusieurs systèmes dont un modem VDSL et un terminal GSM WCDMA présentés dans ce mémoire.

Cette thèse présente la caractérisation géochimique du matérielle particulaire de l'air respirable (PM10 et PM2.5) du Santiago du Chili. L'objective principal de l'étude, est l'identification des sources polluantes à travers des traçages d'éléments chimiques afin d'identifier leur origine et les processus de génération principaux. Ceci passe par l'analyse des concentrations en éléments majeurs et traces, leurs variations entre sites, saisonnières et interannuelles. Il s'agit d'un pré-requis pour aborder l'impact de ces polluants en terme de santé publique, et fournir des outils pour faire évoluer les politiques publiques. Ce présent travail, a permis aussi, de quantifier les niveaux et variations des concentrations en éléments chimiques potentiellement toxiques qui peuvent impacter sur le taux de mortalité liées à pathologies cardiaques ou respiratoires.

Récemment le domaine du traitement de l'image, de la vidéo, et l'audio a connu plusieurs évolutions importantes au niveau des algorithmes et des architectures. L'une de ces évolutions est l'apparition du nouveau standard ISO/IEC de compression d'image JPEG2000 qui succède à JPEG. Ce nouveau standard présente de nombreuses fonctionnalités et caractéristiques qui lui permettent d'être adapté à une large panoplie d'applications. Mais ces caractéristiques se sont accompagnées d'une complexité algorithmique beaucoup plus élevée que JPEG et qui le rend très difficile à optimiser pour certaines implémentations ayant des contraintes très sévères en terme de surface, de temps d'exécution ou de consommation d'énergie ou de l'ensemble de ces contraintes. L'une des étapes clé dans le processus de compression JPEG2000 est le codeur entropique qui constitue à lui seul environ 70% du temps de traitement global pour la compression d'une image. Il est donc essentiel d'analyser les possibilités d'optimisation d'implémentations de JPEG2000. Les circuits FPGA sont aujourd'hui les principaux circuits reconfigurables disponibles sur le marché. S'ils ont longtemps été utilisés uniquement pour le prototypage des ASIC, ils sont aujourd'hui en mesure de fournir une solution efficace à la réalisation matérielle d'applications dans de nombreux domaines. Vu le progrès que connaît l'industrie des composants FPGA du point de vue capacité d'intégration et fréquence de fonctionnement, les architectures reconfigurables constituent aujourd'hui une solution efficace et compétitive pour répondre aussi bien aux besoins du prototypage qu'à ceux des implémentations matérielles. Dans ce travail nous proposons une démarche pour l'étude des possibilités d'implémentations de JPEG2000. Cette étude a débuté avec l'évaluation d'implémentations logicielles sur plateformes commerciales. Des optimisations logicielles ont été ajoutées en utilisant des librairies SIMD spécialisées exploitant du parallélisme à grain fin. Suite à cette première étude on a réalisé une implémentation matérielle d'un bi codeur entropique sur FPGA qui a servi comme coprocesseur pour deux plateformes distinctes l'une étant une machine hôte et l'autre un système industriel embarqué. Suite à cette étape nous avons fait évoluer l'implémentation en passant à une deuxième approche qui est l'approche système sur puce programmable. Dans cette dernière partie nous avons effectué le partitionnement matériel/logiciel du codeur entropique sur FPGA, puis une implémentation multi codeur a été réalisée sur FPGA et utilisée comme coprocesseur sur puce pour la création d'un système sur puce programmable. Ces différents travaux ont permis de couvrir une partie de l'espace des applications que JPEG2000 peut cibler. En même temps ces implémentations donnent une vue globale sur les possibilités des implémentations de JPEG2000 ainsi que leurs limites. De plus cette étude représente un moyen pour décider de l'adéquation architecture application de JPEG2000.

Cette thèse a pour but de proposer un algorithme de partitionnement matériel/logiciel optimisé. On travaille sur l'hypothèse de que quelques caractéristiques spécifiques à certains algorithmes déjà publiés puissent être combinées de façon avantageuse, menant à l'amélioration d'un algorithme de partitionnement de base et, par conséquence, des systèmes hétérogènes générés par cet algorithme. L'ensemble d'optimisations proposées pour être réalisées dans ce nouvel algorithme consiste en : généralisation des architecturescible candidates avec l'ajout de FPGA's pour le partitionnement, considération précise des coûts et puissances des fonctions allouées en matériel, ordonnancement de systèmes au matériel dynamiquement reconfigurable, et prise en compte de plusieurs alternatives d'implémentation d'un noeud d'application dans un même processeur. Ces optimisations sont implémentées en versions successives de l'algorithme de partitionnement proposé, lesquelles sont testées avec deux applications de traitement du signal. Les résultats du partitionnement démontrent l'effet de chaque optimisation sur la qualité du système hétérogène obtenu.

Ce mémoire reprend quelques résultats obtenus entre 2000 et 2007 au sein du projet Arénaire du LIP. La problématique centrale est l'évaluation de fonctions numériques : étant donnée une fonction réelle, par exemple un polynôme, un sinus, une exponentielle ou toute autre fonction utile, il s'agit de construire un opérateur pour l'évaluer. Pour cela, on dispose de quelques règles du jeu et de quelques briques de bases: pour le matériel, on peut utiliser, avec un parallélisme arbitraire, des additions et multiplications entières et des tables précalculées. Pour le logiciel, on dispose en plus d'opérateurs de calcul en virgule flottante, mais avec un modèle d'exécution séquentiel. Dans les deux cas, on est contraint à des approximations dont on cherche à minimiser l'erreur. La question de la précision, notamment des calculs intermédiaires, est ici intimement liée à celle de la performance. Pour gérer tous ces paramètres et obtenir des implémentations de qualité, il faut de plus en plus d'automatisation. De plus, pour que cette qualité soit garantie, il faut se rapprocher du monde de la preuve formelle. Ces différents aspects sont évoqués, ainsi que des applications de ces travaux aux accélérateurs de calcul reconfigurables et à la normalisation de la virgule flottante.

L'avènement des puces multicoeurs repose certaines questions quant aux moyens d'écrire les programmes, qui doivent alors intégrer un degré élevé de parallélisme. Nous abordons cette question par l'intermédiaire de deux points de vue orthogonaux. Premièrement via le paradigme du vol de travail, pour lequel nous effectuons une étude visant d'une part à rechercher quelles sont les caractéristiques architecturales simples donnant les meilleures performances pour une implémentation de ce paradigme ; et d'autre part à montrer que le surcout par rapport à une parallélisation statique est faible tout en permettant des gains en performances grâce à l'équilibrage dynamique des charges. Cette question est néanmoins surtout abordée via le paradigme de programmation à base de transactions -- ensemble d'instructions s'exécutant de manière atomique du point de vue des autres coeurs. Supporter cette abstraction nécessite l'implantation d'un système dit TM, souvent complexe, pouvant être logiciel ou matériel. L'étude porte premièrement sur la comparaison de systèmes TM matériels basés sur des choix architecturaux différents (protocole de cohérence de cache), puis sur l'impact d'un point de vue performances de plusieurs politiques de résolution des conflits, autrement dit des actions à prendre quand deux transactions essaient d'accéder simultanément les mêmes données.

Ce mémoire porte sur l'éducation aux médias, spécifiquement pour les élèves du second cycle du cours primaire au Québec. La relation qu'entretiennent les enfants avec les médias est régulièrement le sujet de controverses, générant craintes et pessimisme, mais permettant aussi l'expression positive de la capacité des écoliers de comprendre le sens des messages médiatiques véhiculés. Les enfants seront éventuellement des citoyens dont les décisions et les actions auront un impact dans l'arène sociale. Or, la compréhension des enjeux médiatiques au coeur de la démocratie constitue un avantage certain pour toute personne à qui ce rôle participatif est dévolu. Le Ministère de l'Éducation du Québec a publié en 2001 son Programme de formation de l'école québécoise. Ce programme, issu de la réforme de l'éducation, instaure des domaines d'apprentissage, dont l'un est intitulé «Les Médias». À travers l'enseignement des matières de base, les enseignants sont ainsi invités à traiter des médias auprès de leurs élèves. Plus précisément, nous questionnons la représentation des médias qui est faite dans le matériel pédagogique qui est distribué aux enfants. En effet, afin que les écoliers se construisent une idée juste des possibilités des médias et de leurs limites, les connaissances qui leur sont transmises à leur égard devraient être exemptes de préjugés. Pour ce faire, nous avons opté pour une étude de cas. Le matériel didactique produit par la maison d'édition Grand Duc-HRW pour les élèves du second cycle du primaire nous a servi de base. Nous avons procédé à une analyse de discours et à une analyse de contenu afin d'y relever les éléments présents et absents, relatifs aux médias. En somme, nous avons découvert que les textes destinés aux enfants s'avèrent relativement affranchis d'idées préconçues, à l'exception du média télévisuel, sujet à de nombreuses critiques principalement dirigées contre sa consommation, jugée excessive. La responsabilité individuelle occupe, à notre avis, une place importante quant à la vision que chacun développe sur l'univers médiatique: nous ne croyons pas que les médias soient aliénants au point de retirer aux lecteurs et aux spectateurs leur autonomie et leur capacité de réflexion, ces capacités s'avérant des gages certains d'une vie citoyenne et démocratique saine et équilibrée. ______________________________________________________________________________ MOTS-CLÉS DE L’AUTEUR : Médias, Éducation aux médias, Québec, Enfants, Responsabilité, Analyse de discours, Analyse de contenu.