Spelling suggestions: "subject:"microelectronics."" "subject:"icroelectronics.""
131 |
CONTRIBUTION A L'ETUDE DE LA CONDUCTION ELECTRIQUE DANS LES MICAS MUSCOVITESChapeau, Alain 21 October 1968 (has links) (PDF)
Pas de résumé
|
132 |
Conception de haut niveau des MPSoCs à partir d'une spécification Simulink: Passerelle entre la conception d'algorithmes et la conception d'architecturesAtat, Y. 21 May 2007 (has links) (PDF)
La technologie de fabrication actuelle permet l'intégration d'un système multiprocesseur complexe sur une seule pièce de silicium (MPSoC pour Multiprocessor System-on-Chip). Une façon de maîtriser la complexité croissante de ces systèmes est d'augmenter le niveau d'abstraction et d'aborder la conception au niveau système. Cependant, l'augmentation du niveau d'abstraction peut engendrer un fossé entre les concepts au niveau système et ceux utilisés pour l'implémentation de l'architecture Matériel/Logiciel du MPSoC. L'objectif de cette thèse est de combler le gap entre les deux niveaux d'abstractions utilisés en proposant une passerelle efficace entre les outils d'aide au développement d'algorithmes (Matlab\Simulink) et les outils de conception des architectures (ROSES et macro-Cell builder). Ceci est accompli : - En définissant un modèle intermédiaire transactionnel dans l'environnement Simulink. Ce modèle intermédiaire combine l'algorithme et l'architecture. Il permet la définition précoce de la plateforme d'implémentation et établit une continuité entre le modèle fonctionnel et le modèle architectural. - En automatisant le passage entre le niveau système et le niveau architectural, dans le but d'accélérer la procédure de la conception des MPSoCs et de réduire la quantité des erreurs provoquées par le travail manuel dans un environnement unifié. La pertinence de ce travail a été évaluée par son application à la conception du décodeur MP3 présenté dans ce mémoire.
|
133 |
Nouvelle méthodologie de simulation symbolique, permettant la vérification des circuits séquentiels décrits à des niveaux d'abstraction différentsRitter, G. 26 March 2001 (has links) (PDF)
Nous proposons une nouvelle méthodologie de simulation symbolique, permettant la vérification des circuits séquentiels décrits à des niveaux d'abstraction différents. Nous avons utilisé un outil automatique de vérification formelle afin de montrer l'équivalence entre une description structurelle précisant les détails de réalisation et sa spécification comportementale. Des descriptions au niveau portes logiques issues d'un outil de synthèse commercial ont été comparées à des spécifications comportementales et structurelles au niveau transfert des registres. Cependant, il n'est pas nécessaire que la spécification soit synthésable ni qu'elle soit équivalente à la réalisation à chaque cycle d'horloge. Ultérieurement cette méthode pourra aussi s'appliquer à la vérification des propriétés. La simulation symbolique est exécutée en suivant des chemins dont l'outil garantit la cohérence logique. Nous obtenons un bon compromis entre précision et vitesse en détectant des équivalences grâce à un ensemble extensible de techniques. Nous utilisons des diagrammes de décisions binaires (OBDD) pour détecter les équivalences dans certains cas particuliers. Nous évitons l'explosion combinatoire en utilisant les résultats des autres techniques de détection et en ne représentant qu'une petite partie du problème à vérifier par des diagrammes de décisions. La coopération de toutes les techniques, et la génération de traces permettant la correction d'erreurs, ont été rendues possibles par le fait que nous associons des relations à des classes d'équivalence, au lieu de manipuler des expressions symboliques.
|
134 |
Drain diverter a thesis /Kim, Hyung Joon, 1976- Cirovic, Michael M. January 1900 (has links)
Thesis (M.S.)--California Polytechnic State University, 2009. / Title from PDF title page; viewed on February 2, 2010. Major professor: Michael M. Cirovic, Ph.D. "Presented to the faculty of California Polytechnic State University, San Luis Obispo." "In partial fulfillment of the requirements for the degree [of] Master of Science in Electrical Engineering." "November 2009." Includes bibliographical references (p. 28).
|
135 |
Thin film resistance to hydrofluoric acid etch with applications in monolithic microelectronic/MEMS integrationMcKenzie, Todd G., January 2003 (has links) (PDF)
Thesis (Ph. D.)--School of Electrical and Computer Engineering, Georgia Institute of Technology, 2004. Directed by James Meindl. / Includes bibliographical references (leaves 58-60).
|
136 |
Design and fabrication of a flip-chip-on-chip multi-chip module with 3D packaging structure and through-silicon-via for underfill dispensing /Tsui, Yat Kit. January 2004 (has links)
Thesis (M. Phil.)--Hong Kong University of Science and Technology, 2004. / Includes bibliographical references (leaves 116-127). Also available in electronic version. Access restricted to campus users.
|
137 |
Electromagnetic modeling of interconnections in three-dimensional integrationHan, Ki Jin. January 2009 (has links)
Thesis (Ph.D)--Electrical and Computer Engineering, Georgia Institute of Technology, 2009. / Committee Chair: Madhavan Swaminathan; Committee Member: Andrew E. Peterson; Committee Member: Emmanouil M. Tentzeris; Committee Member: Hao-Min Zhou; Committee Member: Saibal Mukhopadhyay. Part of the SMARTech Electronic Thesis and Dissertation Collection.
|
138 |
Microelectronic obsolescence management /Beck, Daniel S. January 2003 (has links) (PDF)
Thesis (M.S. in Management)--Naval Postgraduate School, June 2003. / Thesis advisor(s): John Dillard, Richard Amos. Includes bibliographical references (p. 69-71). Also available online.
|
139 |
Experimental study of void formation in solder joints of flip-chip assembliesWang, Daijiao, 1970- 28 August 2008 (has links)
Not available / text
|
140 |
Fundamental studies of copper diffusion barriersEngbrecht, Edward Raymond 28 August 2008 (has links)
Not available / text
|
Page generated in 0.0378 seconds