In order to obtain memory devices with a lower operating voltages¡Bbetter endurance and retention ,we use nano-dot to replace floating-gate and narrow the thickness of tunnel-oxide to modify the nonvolatile memory device we are now using. These allow the nonvolatile memory device produced in higher density¡Boperated in lower voltage and program in faster speed. In this study, we have fabricated a nano-dot memory device with NiSi2 .The temperature-dependent leakage current has been measured with the voltage bias swept from -5V to 5V on the outer gate electrode as temperature from 1.2K to 300K.The results from the V-I curve show that the sample with tunnel-oxide layer of 2nm HfO2/1nm SiO2 have a larger leakage current during 50K to 60K when temperature measured from 30K to 100K. And the leakage current is larger in 80K than in 100K to 120K when the tunnel-oxide layer is of 3nm SiO2 . Therefore we have discovered the unique phenomena of leakage current in the temperature from 1.2K to 300K.

L'intégration du siliciure de nickel allié à un faible pourcentage de platine dans un environnement de transistors CMOS génère des difficultés à contrôler sa formation. Ces problèmes peuvent se traduire par une migration anormale du nickel court-circuitant le transistor, impactant les rendements de fabrication. L'objectif de cette thèse est d'améliorer la compréhension de ce phénomène physique apparaissant de manière aléatoire à l'échelle d'un circuit intégré pour la microélectronique avancée. L'étude de ce phénomène rare a été conduite à l'aide de méthodes de caractérisation locales aux limites des possibilités techniques actuelles : détection des fuites par contraste de tension, SIMS, Microscopie électronique et sonde atomique tomographique. L'ensemble des résultats statistiques et des caractérisations réalisées ont permis de proposer un scénario de formation des défauts du siliciure en fonction des conditions de sa formation et de la redistribution des éléments chimiques en présence.