No description available.

Silicon Carbide, a wide band gap (WBG) semiconductor, has pushed electrical limits beyond Silicon (Si) when it comes to power electronics. It has offered the electrification of society showing promise for a greener future. However, owing to higher material defects, particularly at the oxide/semiconductor interface, threshold voltage (VTH) instability has been a persistent problem. This thesis examines the drift in VTH when a bipolar ac gate bias stress is applied to 4H-SiC MOSFETs. For this purpose, a gate stress setup using a gate driver IC is created. This is followed by a measure-stress-measure (MSM) sequence at varying gate voltages to study the effects of VGS,on, VGS,off, and voltage overshoots on the drift. Two critical VGS,off biases are found. The drift is negligible until the first critical point, accelerated, between the first and second bias, and decelerated beyond the second point with degradation of the oxide. Overshoots/undershoots in the gate drive loop shows an excess drift of 37.77% with only undershoots contributing entirely to this percentage. Drift at higher temperature is smaller than at room temperature but with changing slope. After 400 hours of stress at +18/ − 8V, a VTH drift of 17.5% while a RDS,on drift of only 2.5 % is measured. End of life VTH for devices in this thesis show a drift of 280mV at the automotive application switching limit and 500mV at the solar applications switching limit. The findings are intended for better understanding of device performance limits at high switching cycles and voltage biases. / Bredbandgapsmaterialet kiselkarbid har utvidgat gränserna för kraftelektronikens elektriska prestanda jämfört med vad som går att åstadkomma med kisel. Kiselkarbiden har gett nya möjligheter för samhällets elektrifiering vilket är lovande för en grön framtid. På grund av materialdefekter speciellt vid gränsytan mellan kiselkarbid (SiC) och kiseldioxid har det varit ett bestående problem med drivande tröskelspänning. Det här examensarbetet undersöker drift för tröskelspänningen då gate-terminalen i en 4H-SiC MOSFET utsätts för en bipolär alternerande spännings-stress. För detta ändamål har en mätuppställning med en IC-krets för gate-styrning byggts upp. Detta följs av en mät-stress-mät sekvens för varierande gate-source spänningar (VGS) för att studera effekter av VGS,on,VGS,off och spännings-överslängar på tröskelspänningsdriften. Två kritiska nivåer för VGS,off har påvisats. Tröskelspänningsdriften är försumbar före den första nivån, accelererad mellan den första och andra nivån, och retarderad efter den andra nivån med degradering av gate-oxiden. För överslängar och underslängar i gate-spänningen syns en extra tröskelspänningsdrift på 37.77 % där enbart underslängarna bidrar till driften. Tröskelspänningsdriften vid högre temperatur är mindre än vid rumstemperatur men med förändrad lutning för subtröskelspänningskarakteristiken. Efter 400 timmars stress med +18V/-8V, uppmättes en tröskelspänningsdrift på 17.5 % men endast 2.5 % drift för on-resistansen. Vid slutet av förväntad livstid i form av switch-cykler uppmättes 280 mV drift för biltillämpningar och 500 mV för solpanelstillämpningar. Resultaten är ämnade att förbättra förståelsen för komponentprestandans begränsningar efter ett stort antal switch-cykler och olika gate-source spänningar.

The thesis focuses on designing and characterizing SiC 3.3 kV Diffused Metal-Oxide Semiconductor Field-Effect Transistor (DMOSFET)s with a Ron that is significantly lower than that of current commercial devices. The On-state resistance and breakdown voltage are then adjusted by adding a Super-Junction structure. Because of the pillar structure below the p-base area, the depletion will occur both vertically and horizontally and keeps the electric field distribution throughout the drift layer constant. The Super Junction Metal-Oxide Semiconductor Field-Effect Transistor (SJ MOSFET) has a good advantage compared to DMOSFETs. Due to its capacity to tolerate higher breakdown voltages and the fact that it does not require an increase in cell pitch to reach higher voltages, the Super-Junction approach is now the subject of effective research as compared to IGBTs and DMOSFETs. Silicon Carbide , a material with a wide bandgap that facilitates high temperature operation, high blocking voltage, high current flow and high switching frequency, is used to construct the device. In order to maintain a consistent electric field throughout the device, the concentration of the n and p pillars was chosen with a good charge balance between them. The outcomes of designing and simulating a DMOSFET, a Semi-SJ MOSFET, and a Full SJ MOSFET are compared in this research. The semi SJ device resulted in a Ron of 18.4 mΩcm2 and a Vb of 4.1 kV. The full SJ device reached a Ron of 12.4 mΩcm2 and a breakdown voltage of 4.2 kV. One optimized device was chosen from the semi SJ devices and used in several TCAD simulations, and the outcomes were evaluated based on the JFET width, pillar thickness, and charge imbalance between the p and n pillars. In this study, the device was also modelled for 6.5 kV and 10 kV SiC blocking voltage capabilities; the findings are also discussed. / Denna uppsats fokuserar på att utveckla och karakterisera 3.3 kV kiselkarbidbaserade DMOSFET-transistorer med betydligt lägre framspänningsfall jämfört med kommersiella halvledarkomponenter. Framspänningsfallet och spärrspänningen modifieras genom att använda en pelarliknande halvledarstruktur i drift regionen, dvs. en super-junction [SJ] struktur. På grund av pelarstrukturen under p-bas området, uppträder utarmningsområdet av laddningsbärare både vertikalt och horisontellt och ger ett konstant elektriskt fält genom drift-regionen. Super-junction transistorer har flera fördelar jämfört med komponenter i DMOSFET struktur. På grund av sin kapacitet att motstå högre spärrspänningar och genom att strukturen inte behöver en större enhetscellbredd för att nå högre spärrspänning, så är just nu super-junction strukturer i stort forskningsfokus jämfört med IGBT och DMOSFET komponenter. Kiselkarbid, ett material med ett brett bandgap, möjliggör komponenter för höga temperaturer, höga spärrspänningar, höga elektriska strömmar, samt höga växlingsfrekvenser, har använts för att bygga de undersökta komponenterna. För att generera ett konstant elektriskt fält över drift-regionen, så har dopningsnivåerna för n- och p- pelarna valts för att hålla en bra laddningsbalans mellan dem. Simuleringsresultaten av dessa komponentstrukturer, DMOSFET, halv-SJ MOSFET, och hel-SJ MOSFET är jämförda i detta projekt. Halv-SJ MOSFET transistorn resulterade i ett framspänningsfall på 18.4 mΩcm2 och når en spärrspänning av 4.1 kV. Hel-SJ MOSFET strukturen uppnår ett framspänningsfall på 12.4 mΩcm2 och med spärrspänning av 4.2 kV. En optimerad halv-SJ struktur valdes ut för att genomföra ytterligare TCAD simuleringsstudier om effekterna av JFET bredd, pelartjocklek, samt laddningsobalans mellan n- och p- pelarna. I den här studien simulerades även komponentstrukturer för 6.5 kV och 10 kV spärrspänningsklasser; även dessa resultat diskuteras i rapporten.