La cellule photovoltaïque à porteurs chauds se caractérise par une population électronique hors équilibre thermique avec le réseau, ce qui se traduit par une température électronique supérieure à la température du matériau. Il devient alors possible de récupérer non seulement l'énergie potentielle des porteurs, mais également leur énergie cinétique, et donc d'extraire un surcroît de puissance qui n'est pas exploitée dans des cellules conventionnelles. Cela permet d'atteindre des rendements potentiels proches de la limite thermodynamique. L'extraction des porteurs hors équilibre se fait au moyen de membranes sélectives en énergie afin de limiter les pertes thermiques. Dans cette thèse, l'influence de la sélectivité des contacts sur les performances de la cellule est analysée par des simulations de rendement. Il apparaît que ce paramètre est moins critique qu'annoncé dans la littérature, et que des rendements élevés sont possibles avec des contacts semi-sélectifs, permettant l'extraction de porteurs au dessus d'un seuil d'énergie. De tels contacts sont non seulement beaucoup plus facilement réalisables en pratique que des contacts sélectifs, mais sont également plus compatibles avec les densités de courant élevées qui sont attendues dans de tels dispositifs. Une méthodologie expérimentale est également proposée pour analyser la vitesse de thermalisation des porteurs hors équilibre. Des porteurs sont photogénérés par un laser continu et leur température en régime stationnaire est sondée par photoluminescence en fonction de la densité de puissance excitatrice. Un modèle empirique est obtenu reliant la puissance dissipée par thermalisation à la température électronique. Ce modèle est ensuite utilisé pour simuler le rendement de cellules présentant une thermalisation partielle des porteurs. Enfin, un rendement de cellule réaliste présentant une absorption non idéale, une vitesse de thermalisation mesurée sur des matériaux réels et des contacts semi-sélectifs est calculé. Il ressort qu'une augmentation substantielle de rendement est possible en comparaison d'une simple jonction ayant le même seuil d'absorption, mais que la vitesse de thermalisation observée est néanmoins trop élevée pour permettre de dépasser les records de rendement actuels. Des idées sont proposées afin d'améliorer les performances des structures étudiées.

La cellule photovoltaïque à porteurs chauds se caractérise par une population électronique hors équilibre thermique avec le réseau, ce qui se traduit par une température électronique supérieure à la température du matériau. Il devient alors possible de récupérer non seulement l'énergie potentielle des porteurs, mais également leur énergie cinétique, et donc d'extraire un surcroît de puissance qui n'est pas exploitée dans des cellules conventionnelles. Cela permet d'atteindre des rendements potentiels proches de la limite thermodynamique. L'extraction des porteurs hors équilibre se fait au moyen de membranes sélectives en énergie afin de limiter les pertes thermiques. Dans cette thèse, l'influence de la sélectivité des contacts sur les performances de la cellule est analysée par des simulations de rendement. Il apparaît que ce paramètre est moins critique qu'annoncé dans la littérature, et que des rendements élevés sont possibles avec des contacts semi-sélectifs, permettant l'extraction de porteurs au dessus d'un seuil d'énergie. De tels contacts sont non seulement beaucoup plus facilement réalisables en pratique que des contacts sélectifs, mais sont également plus compatibles avec les densités de courant élevées qui sont attendues dans de tels dispositifs. Une méthodologie expérimentale est également proposée pour analyser la vitesse de thermalisation des porteurs hors équilibre. Des porteurs sont photogénérés par un laser continu et leur température en régime stationnaire est sondée par photoluminescence en fonction de la densité de puissance excitatrice. Un modèle empirique est obtenu reliant la puissance dissipée par thermalisation à la température électronique. Ce modèle est ensuite utilisé pour simuler le rendement de cellules présentant une thermalisation partielle des porteurs. Enfin, un rendement de cellule réaliste présentant une absorption non idéale, une vitesse de thermalisation mesurée sur des matériaux réels et des contacts semi-sélectifs est calculé. Il ressort qu'une augmentation substantielle de rendement est possible en comparaison d'une simple jonction ayant le même seuil d'absorption, mais que la vitesse de thermalisation observée est néanmoins trop élevée pour permettre de dépasser les records de rendement actuels. Des idées sont proposées afin d'améliorer les performances des structures étudiées.

En continuant à suivre la loi de Moore, les transistors ont atteint des dimensions de plus en plus réduites. Cependant pour les largeurs inférieures à 100nm, des effets parasites dits de canaux courts sont apparus. Il a ainsi fallu développer de nouvelles architectures, à savoir les transistors 3D, aussi appelés trigates, finfets ou encore nanofils. Le remplacement des transistors planaires utilisés depuis les années 60 par ces dispositifs tridimensionnels constitue une réelle rupture technologique et pose de sérieuses questions quant à la fiabilité de ces nouveaux composants électroniques. Parmi les spécificités des dispositifs 3D, on peut notamment citer l’utilisation de différents plans cristallins du silicium, les potentiels effets d’angle ou encore le confinement des porteurs de charge. Les principaux mécanismes de fiabilité doivent, à ce titre, être étudiés afin de prédire le vieillissement de tels dispositifs. Ainsi, l’évolution du transistor MOS et les limites de l’architecture planaire sont rappelées dans un premier temps. Les différents mécanismes de dégradation ainsi que les méthodes de caractérisation sont également exposés. Les défauts d’oxyde jouant un rôle important en fiabilité, l’impact sur la tension de seuil VT d’une charge élémentaire q selon sa localisation spatiale a été simulé. On a ainsi pu constater que l’influence de ces défauts change selon leur position mais aussi selon les dimensions du transistor lui-même. Par la suite, le manuscrit se concentre sur la dégradation BTI (Bias Temperature Instabilities). Une comparaison entre les transistors trigates et d’autres quasi planaires a ainsi été effectuée en mettant en évidence les effets de la largeur du MOSFET. Un autre mécanisme important de fiabilité est intitulé dégradation par porteurs chauds ou HC, hot carriers en anglais. Les principaux modèles développés sur les architectures planaires ont été rappelés puis vérifiés pour les transistors 3D. Lors de stress HC, les niveaux de courant sont tels que des effets d’auto-échauffement apparaissent et dégradent les paramètres électriques du dispositif. Cette contribution a alors dû être décorrélée de la contrainte porteurs chauds afin d’obtenir uniquement la dégradation HC. De manière similaire au BTI, les effets de la largeur du transistor ont également été analysés pour ce mécanisme de fiabilité. Enfin, l’effet des contraintes mécaniques dans le canal, telles que le strained-SOI ou l’apport de germanium, a été étudié non seulement du point de vue des performances mais également de la fiabilité. Nous avons alors pu en déduire le meilleur compromis performance/fiabilité réalisable. / By continuing to follow Moore’s law, transistors have reached ever smaller dimensions. However, from 100nm gate length, parasitic effects called short channel effects appear. As a result new architectures named trigate, nanowires or finfets have been developed. The transition from planar technology used for the last fifty years to 3D devices is a major technological breakthrough. The special features of these architectures like conduction over various crystalline planes, corner effects or carrier confinement effects raise numerous questions about their reliability. Main reliability mechanisms have to be study in order to evaluate 3D transistor aging. In this way, MOS transistor evolution and planar architecture limits have first been reminded. The electrical degradation mechanisms and their characterization methods have also been exposed. As oxide defects represent an important part of device reliability, impact on threshold voltage VT of an elementary charge q has been simulated in accordance to its spatial localization. Thus we can notice that the defect influence on VT change with at once its position and the device dimensions. Next, this manuscript focuses on Bias Temperature Instabilities (BTI). A parallel has been done between narrow Trigate devices and wide ones which can be considered as planar transistors and a width effect on NBTI (Negative BTI) degradation has been highlighted. Another major reliability mechanism is called hot carrier degradation. Its principle models developed on planar architecture have been remembered and their validity on Trigate transistors has been verified. During HC stress, current density can be so high that self-heating effects appear and degrade device electrical parameters. Therefore this contribution has been decorrelate from HC degradation in order to obtain the result of HC stress only. As in BTI chapter, width effect has also been evaluated for this reliability mechanism. Finally strain effects in channel region have been analyzed from both performance and reliability point of view. As a conclusion the best tradeoff between these two items has been determined.

La cellule photovoltaïque à porteurs chauds se caractérise par une population électronique hors équilibre thermique avec le réseau, ce qui se traduit par une température électronique supérieure à la température du matériau. Il devient alors possible de récupérer non seulement l'énergie potentielle des porteurs, mais également leur énergie cinétique, et donc d'extraire un surcroît de puissance qui n'est pas exploitée dans des cellules conventionnelles. Cela permet d'atteindre des rendements potentiels proches de la limite thermodynamique. L'extraction des porteurs hors équilibre se fait au moyen de membranes sélectives en énergie afin de limiter les pertes thermiques. Dans cette thèse, l'influence de la sélectivité des contacts sur les performances de la cellule est analysée par des simulations de rendement. Il apparaît que ce paramètre est moins critique qu'annoncé dans la littérature, et que des rendements élevés sont possibles avec des contacts semi-sélectifs, permettant l'extraction de porteurs au dessus d'un seuil d'énergie. De tels contacts sont non seulement beaucoup plus facilement réalisables en pratique que des contacts sélectifs, mais sont également plus compatibles avec les densités de courant élevées qui sont attendues dans de tels dispositifs. Une méthodologie expérimentale est également proposée pour analyser la vitesse de thermalisation des porteurs hors équilibre. Des porteurs sont photogénérés par un laser continu et leur température en régime stationnaire est sondée par photoluminescence en fonction de la densité de puissance excitatrice. Un modèle empirique est obtenu reliant la puissance dissipée par thermalisation à la température électronique. Ce modèle est ensuite utilisé pour simuler le rendement de cellules présentant une thermalisation partielle des porteurs. Enfin, un rendement de cellule réaliste présentant une absorption non idéale, une vitesse de thermalisation mesurée sur des matériaux réels et des contacts semi-sélectifs est calculé. Il ressort qu'une augmentation substantielle de rendement est possible en comparaison d'une simple jonction ayant le même seuil d'absorption, mais que la vitesse de thermalisation observée est néanmoins trop élevée pour permettre de dépasser les records de rendement actuels. Des idées sont proposées afin d'améliorer les performances des structures étudiées. / A hot carrier solar cell is characterized by a carrier population in thermal non equilibrium with the lattice, that translates into carriers having a temperature higher than the material temperature. It then becomes possible to collect not only the carrier potential energy but also their kinetic energy, and thus to extract an additional power that is not used in conventional solar cells. This enables to reach a potential efficiency close to the thermodynamical limit. The extraction of carriers is made through energy selective membranes in order to reduce the heat loss. In this thesis, the impact of contact selectivity on the cell behaviour is investigated by simulating its efficiency. It appears that this parameter is not as crucial as what was said in the literature, and that a high efficiency is indeed possible with semi-selective contacts allowing carrier extraction above an energy threshold. Such contacts would not only be much easier to fabricate in practice, but are also more compatible with the high current densities that are expected in such devices. An experimental method is also proposed to determine the non equilibrium carrier cooling rate. Carriers are photogenerated by a continuous wave laser and their temperature in steady state conditions is probed by photoluminescence as a function of the excitation power density. An empirical model is obtained that relates the power dissipation due to carrier thermalization to the electron temperature. Such model can then be used in a hot carrier solar cell model to take heat losses into account. Finally, the efficiency of a realistic cell having non ideal absorption, a cooling rate measured on real materials and semi-selective contacts is simulated. It turns out that a substantial efficiency enhancement is possible compared to single junction cells with the same band gap, but that the cooling rate measured on samples is nevertheless too high to exceed today's efficiency records. Ideas are proposed to improve the performance of the structure under investigation.

L'étude de la fiabilité représente un enjeu majeur de la qualification des technologies de l'industrie de la microélectronique. Elle est traditionnellement étudiée en suivant la dégradation des paramètres des transistors au cours du temps, qui sert ensuite à construire des modèles physiques expliquant le vieillissement des transistors. Nous avons fait le choix dans ces travaux d'étudier la fiabilité des transistors à l'échelle microscopique, en nous intéressant aux mécanismes de ruptures de liaisons atomiques à l'origine de la création des défauts de l'oxyde de grille. Nous avons tout d'abord identifié la nature des défauts et modéliser leurs dynamiques de capture de charges afin de pouvoir reproduire leur impact sur des mesures électriques complexes. Cela nous a permis de développer une nouvelle méthodologie de localisation des défauts, le long de l'interface Si-SiO2, ainsi que dans le volume de l'oxyde. La mesure des dynamiques de créations de défauts pour des stress de type porteurs chauds et menant au claquage de l'oxyde de grille nous a permis de développer des modèles de dégradation de l'oxyde, prédisant les profils de défauts créés à l'interface et dans le volume de l'oxyde. Nous avons enfin établi un lien précis entre l'impact de la dégradation d'un transistor sur la perte de fonctionnalité d'un circuit représentatif du fonctionnement d'un produit digital.L'étude et la modélisation de la fiabilité à l'échelle microscopique permet d'avoir des modèles plus physiques, offrant ainsi une plus grande confiance dans les extrapolations de durées de vie des transistors et des produits. / Reliability study is a milestone of microelectronic industry technology qualification. It is usually studied by following the degradation of transistors parameters with time, used to build physical models explaining transistors aging. We decided in this work to study transistors reliability at a microscopic scale, by focusing on atomic-bond-breaking mechanisms, responsible of defects creation into the gate-oxide. First, we identified defects nature and modeled their charge capture dynamics in order to reproduce their impact on complex electrical measurements degradation. This has allowed us developing a new methodology of defects localization, along the Si/SiO2 interface, and in the volume of the gate-oxide. Defects creation dynamics measurement, for Hot Carrier stress and stress conditions leading to the gate-oxide breakdown, has allowed us developing gate-oxide degradation models, predicting generated defect profiles at the interface and into the volume of the gate-oxide. Finally, we established an accurate link between a transistor degradation impact on circuit functionality loss.Reliability study and modeling at a microscopic scale allows having more physical models, granting a better confidence in transistors and products lifetime extrapolation.

La présence de mémoires non volatiles dans les circuits Smartpower a rendu indispensable le test systématique de la rétention de données sur 100% des composants. L'application des tests classiques sur de forts volumes a pour inconvénient d'allonger la durée de test. Ce travail présente un nouveau test de rétention de données de mémoires non volatiles. Dans une première partie, nous avons dressé l'état de l'art des défauts intrinsèques et extrinsèques de ces mémoires ainsi que de leurs tests de fiabilité. Puis nous avons étudié sur un lot d'ingénierie la rétention de données de la mémoire par les voies classiques du vieillissement thermique pour des températures allant de l'ambiante à 300°C sur une période de 7000h. Cette étude nous a permis de discriminer entre cellules intrinsèques et extrinsèques pour valider un nouveau test en rétention de données, dont la durée est considérablement raccourcie par rapport au test thermique. Ce test se comptera en seconde après optimisation et pourra être implanté en production.

L'émission de lumière est une puissante technique de localisation dans le domaine de l'analyse de défaillance des circuits intégrés. Depuis plusieurs années, elle est utilisée comme une technique capable de localiser et d'identifier des défauts émissifs, tels que les courants de fuites, en fonctionnement statique du composant. Cependant, l'augmentation d'intégration et des performances des circuits actuels implique l'apparition d'émissions de défauts dynamiques dus à l'utilisation de fréquences de fonctionnement de plus en plus élevées. Ces contraintes imposent une adaptation de la technique d'émission de lumière qui doit donc évoluer en même temps que l'évolution des circuits intégrés. C'est dans ce contexte que de nouveaux modes de détection, liés à l'émission de lumière, est apparu : PICA et TRE. Ainsi, les photons sont collectés en fonction du temps donnant ainsi une place importante à la technique par émission de lumière dynamique pour le debbug et l'analyse de défaillance en procédant à une caractérisation précise des défauts issus des circuits intégrés actuels. Pour répondre aux exigences dues à l'analyse du comportement dynamique des circuits intégrés, des méthodes ont été identifiées à travers la technique PICA et la technique d'émission en temps résolu connue sous le nom de technique mono-point TRE. Cependant, les techniques PICA et TRE sont exposées à un défi continu lié à la diminution des technologies et donc des tensions d'alimentation. Pour analyser des circuits de technologies futures à faible tension d'alimentation, il est nécessaire de considérer différentes approches afin d'améliorer le rapport signal sur bruit. Deux solutions sont présentées dans ce document : un système de détection optimisé et des méthodes de traitement de signal.

La cellule photovoltaïque à porteurs chauds est un dispositif de conversion de l’énergie solaire en énergie électrique dont les rendements théoriques approchent les 86%. Additionnellement à une cellule photovoltaïque standard, ce dispositif permet de convertir l’excédent d’énergie cinétique des porteurs photogénérés, en énergie électrique. Pour cela, le phénomène de thermalisation doit être réduit et des contacts électriques sélectifs en énergie ajoutés. Afin de déterminer les performances potentielles des absorbeurs, tout en surmontant le défi de fabrication des contacts électriques sélectifs, un montage et une méthode de cartographie d’intensité absolue de photoluminescence résolue spectralement ont été utilisés. Ceci a permis d’obtenir la température d’émission et la séparation des quasi-niveaux de Fermi, les deux grandeurs thermodynamiques caractéristiques de la performance des absorbeurs. Dans cette étude, des absorbeurs à base de puits quantiques d’InGaAsP sur substrat d’InP sont utilisés. Les grandeurs thermodynamiques sont estimées et la technique de caractérisation utilisée permet l’accès à des grandeurs tel que le facteur de thermalisation mais aussi un coefficient thermoélectrique, appelé photo-Seebeck. L’analyse quantitative de porteurs chauds dans des conditions pertinentes pour le photovoltaïque est une première ; le dispositif étudié permettrait de dépasser la limite de Schockley-Queisser. Enfin, le dispositif étant muni de contacts des caractérisations électriques sont faites et comparé aux mesures optiques. Afin de mieux comprendre l’évolution des grandeurs thermodynamiques étudiées, une première simulation est proposée. / The hot carrier solar cell is an energy conversion device where theoretical conversion efficiencies reach almost 86%. Additionally to a standard photovoltaic cell, the device allows the conversion of kinetic energy excess of photogenerated carriers into electrical energy. To achieve this, the thermalisation process must be limited and electrical energy selective contacts added. In order to determine potential absorber performances and overcome the fabrication challenge of energy selective contacts, a set-up and the related method of mapping absolute photoluminescence spectra were used. This technique allows getting quasi-Fermi levels splitting and temperature of emission, both thermodynamic quantities characteristic of the performance of the absorbers. In this study, absorbers based on InGaAsP multiquantum wells on InP substrate were used. The thermodynamic quantities are determined and allow to access at quantities such as thermalisation rate but also a thermoelectric coefficient, so-called Photo-Seebeck. The quantitative analysis of the hot carriers regime, in relevant conditions for photovoltaic is a first: the analysed device indicates a potential photovoltaic conversion over the Schockley-Queisser limit. At last, as the device is supplied with electrical contacts, electrical characterization are made and compared to optical measurements. A first simulation is proposed to better understand the thermodynamic quantities evolution as a function of the electrical bias.

L’émission de lumière est une puissante technique de localisation dans le domaine de l’analyse de défaillance des circuits intégrés. Depuis plusieurs années, elle est utilisée comme une technique capable de localiser et d’identifier des défauts émissifs, tels que les courants de fuites, en fonctionnement statique du composant. Cependant, l’augmentation d’intégration et des performances des circuits actuels implique l’apparition d’émissions de défauts dynamiques dus à l’utilisation de fréquences de fonctionnement de plus en plus élevées. Ces contraintes imposent une adaptation de la technique d’émission de lumière qui doit donc évoluer en même temps que l’évolution des circuits intégrés. C’est dans ce contexte que de nouveaux modes de détection, liés à l’émission de lumière, est apparu : PICA et TRE. Ainsi, les photons sont collectés en fonction du temps donnant ainsi une place importante à la technique par émission de lumière dynamique pour le debbug et l’analyse de défaillance en procédant à une caractérisation précise des défauts issus des circuits intégrés actuels. Pour répondre aux exigences dues à l’analyse du comportement dynamique des circuits intégrés, des méthodes ont été identifiées à travers la technique PICA et la technique d’émission en temps résolu connue sous le nom de technique mono-point TRE. Cependant, les techniques PICA et TRE sont exposées à un défi continu lié à la diminution des technologies et donc des tensions d’alimentation. Pour analyser des circuits de technologies futures à faible tension d’alimentation, il est nécessaire de considérer différentes approches afin d’améliorer le rapport signal sur bruit. Deux solutions sont présentées dans ce document : un système de détection optimisé et des méthodes de traitement de signal. / Light emission is a powerful technique for the characterization of failed integrated circuits. For years, faults have been identified in a static configuration of the device. Just by providing the power supply, abnormal current leakage could be located. With the growing complexity of devices, some fault may appear only in the middle of the test sequence. As a result the evolution of light emission was to use the same detector to acquire the image of a running circuit. A new mode of light emission came became available: PICA or picoseconds IC analysis. With this configuration, photons are collected as a function of time. This technique became mainstream for IC debug and failure analysis to precisely characterize IC. Light emission has also reached dynamic IC requirements through PICA and Single-point PICA also known as TRE. However, light emission and TRE is facing a continuous challenge with technologies shrinkage and its associated power supply voltage drop. To work with recent IC technologies with ultra low VDD voltage, it is necessary to take a different approach, to improve the signal to ratio. Two solutions are presented in this document: A best detection system and TRE and PICA signal processing development.

Les décharges électrostatiques (ESD) constituent un problème majeur de fiabilité pour les entreprises de semi-conducteurs. Pour enrayer les défauts générés par les ESD sur les circuits intégrés (ICs), des éléments de protection sont implantés directement dans les puces. La constante poussée de l'intégration des circuits a pour conséquence la réduction des dimensions des cellules technologiques élémentaires ainsi que l'accroissement du nombre d'applications supportées par les ICs. Les conditions restrictives imposées par les procédés technologiques et par la complexité croissante des systèmes entraînent un défi considérablement accru pour le développement de produits robustes aux ESD. Dans ce travail de recherche, le problème émergeant des défaillances des couches d'oxydes minces d'épaisseur Tox = 8 à 1.1nm sous contraintes ESD est adressé dans les technologies CMOS les plus avancées, par une contribution à la compréhension des mécanismes de dégradation de la fiabilité du diélectrique et des dispositifs sous contraintes ESD. Une nouvelle approche de caractérisation des oxydes minces sous des stress à pulses ultra-courts (20 ns) est décrite jusqu'à la modélisation complète de la dépendance temporelle du claquage du diélectrique. Basé sur un ensemble cohérent de modélisations, une nouvelle méthodologie est proposée pour ajuster la détermination de la fenêtre ESD de façon mieux adaptée aux intervalles de tension et d'épaisseur d'oxyde de grille pour l'ingénierie des concepts de protection. Ceci a permis d'améliorer la prise en compte des problèmes ESD pour une meilleure fiabilité et robustesse des produits conçus en technologies CMOS fortement sub-microniques vis-à-vis des décharges électrostatiques.