CoordenaÃÃo de AperfeÃoamento de Pessoal de NÃvel Superior / Este trabalho apresenta o estudo, o projeto e a implementaÃÃo de um driver trifÃsico para diodos emissores de luz (LEDs) baseado num conversor com capacitor chaveado (SC â Switched Capacitor), tambÃm conhecido como charge-pump. Uma luminÃria LED com a tecnologia Chip-on-Board (COB), que proporciona uma elevada densidade de potÃncia, à utilizada como carga. Assim como os LEDs, os drivers destes dispositivos devem apresentar uma longa vida Ãtil e um elevado rendimento. A vida Ãtil dos drivers para LEDs à geralmente limitada pelo uso de capacitores eletrolÃticos convencionais. Estes dispositivos apresentam uma vida Ãtil incompatÃvel com a dos LEDs e, por isso, nÃo devem ser utilizados nos seus drivers. AlÃm disso, os drivers para LEDs devem proporcionar uma baixa ondulaÃÃo de corrente nos LEDs, garantindo um baixo flicker percentual e evitando danos à saÃde humana. Diante destes problemas, o conversor trifÃsico SC proposto nÃo utiliza capacitores eletrolÃticos, o que eleva a expectativa de vida Ãtil do driver. O conversor emite um baixo flicker percentual e à capaz de estabilizar a corrente de saÃda sem a necessidade de um controle de malha fechada, o que pode reduzir os custos de projeto. A topologia permite a dimerizaÃÃo dos LEDs atravÃs da variaÃÃo da frequÃncia de comutaÃÃo. Resultados experimentais de um protÃtipo de 216 W sÃo analisados e discutidos para validaÃÃo da proposta. Em condiÃÃes nominais, o conversor apresentou um rendimento global de 91,5%, um fator de potÃncia acima de 0,99 e uma distorÃÃo harmÃnica menor que 5% nas trÃs fases, obedecendo as Classes A e C da norma IEC 61000-3-2:2014. AlÃm disso, foi obtida uma ondulaÃÃo de corrente de alta frequÃncia igual a 16,97% e um flicker percentual de 4,97%, estando de acordo com as recomendaÃÃes da IEEE. A dimerizaÃÃo dos LEDs permitiu a reduÃÃo da potÃncia de saÃda em atà 50%, com rendimento prÃximo a 91%, fator de potÃncia acima de 0,97, distorÃÃo harmÃnica total inferior a 6% para as trÃs fases e flicker percentual menor que 7% para toda a faixa de potÃncia. / This paper presents the study, design and implementation of a three-phase light-emitting diode (LED) driver based on a switched capacitor (SC) converter, also known as charge-pump. A LED lamp with Chip-On-Board (COB) technology, which provides a high power density, is used as load. As the LEDs, drivers of these devices must have a high efficiency and a long useful lifetime, which is usually limited by the use of conventional electrolytic capacitors. These devices have an incompatible lifetime with LEDs and, therefore, they should not be used in their drivers. In addition, the LED drivers should provide a low ripple current in LEDs, which can provide the emission of a low percent flicker. Studies demonstrate that excessive percent flicker may cause damage to human health. Given these problems, the proposed switched capacitor LED driver does not use electrolytic capacitors, which increases the expectative of useful lifetime of the driver. It emits a low percent flicker, which reduces the risks to human health. It can stabilize the output current without the need of a closed-loop control, which may reduce design costs. It allows the LEDs dimming by varying the switching frequency. An experimental prototype rated at 216 W has been developed in order to evaluate the performance of the proposed approach, while results are properly presented and discussed. In nominal conditions, the drive presented an overall efficiency of 91.5%, a power factor greater than 0.99 and a current total harmonic distortion lower than 5% in three phases. The harmonic currents are in accordance with the limits imposed by IEC Standard 61000-3-2:2014 to class A and C equipment. Furthermore, a high frequency current ripple equal to 16.97% and a percent flicker of 4.97% was obtained, which is in accordance with IEEE recommendations. The LEDs dimming allowed the reduction of the output power up to 50%, while the efficiency remained close to 91% and the power factor remained above 0.97. In addition, the total harmonic distortion was below 6% and the percent flicker was lower than 7% for the entire dimming range.

FundaÃÃo Cearense de Apoio ao Desenvolvimento Cientifico e TecnolÃgico / Ericsson Brasil / Uma nova geraÃÃo de sistemas de comunicaÃÃes sem fio, 5a GeraÃÃo (5G), à prevista para 2020. Para a 5G, à esperado o surgimento de diversos serviÃos baseados em comunicaÃÃes mÃquina à mÃquina em diferentes Ãreas, como assistÃncia mÃdica, seguranÃa e redes de mediÃÃo inteligente. Cada um com diferentes requerimentos de taxa de transmissÃo, latÃncia, capacidade de processamento, eficiÃncia energÃtica, etc. Independente do serviÃo, os clientes precisam ficar satisfeitos. Isto està impondo uma mudanÃa de paradigmas em direÃÃo à priorizaÃÃo do usuÃrio como fator mais importante no gerenciamento de redes sem fio. Com esta mudanÃa, criou-se o conceito de qualidade de experiÃncia (do inglÃs, Quality of Experience (QoE)), que descreve de forma subjetiva como o serviÃo à percebido pelo usuÃrio. A QoE normalmente à avaliada por uma nota entre 1 e 5, chamada nota mÃdia de opiniÃo (do inglÃs, Mean Opinion Score (MOS)). Neste contexto, conceitos de QoE podem ser considerados com diferentes objetivos, como: aumentar a vida Ãtil de baterias, melhorar a seleÃÃo para acesso à rede e aprimorar a alocaÃÃo dos recursos de rÃdio (do inglÃs, Radio Resource Allocation (RRA)). Com relaÃÃo à RRA, nesta dissertaÃÃo consideram-se requerimentos de QoE na gestÃo dos recursos disponÃveis em um sistema de comunicaÃÃes sem fio, como espectro de frequÃncia e potÃncia de transmissÃo. Mais especificamente, estuda-se um problema de assinalamento de recursos de rÃdio e de alocaÃÃo de potÃncia que objetiva maximizar a mÃnima MOS do sistema sujeito a satisfazer um nÃmero mÃnimo de usuÃrios prÃ-estabelecido. Inicialmente, formula-se um novo problema de otimizaÃÃo considerando restriÃÃes quanto à potÃncia de transmissÃo e quanto à fraÃÃo de usuÃrios que deve ser satisfeita, o que à um importante tÃpico do ponto de vista das operadoras. Este à um problema nÃo linear e de difÃcil soluÃÃo. Ele à entÃo reformulado como um problema linear inteiro e misto, que pode ser resolvido de forma Ãtima usando algoritmos conhecidos de otimizaÃÃo. Devido à complexidade da soluÃÃo Ãtima obtida, propÃe-se uma heurÃstica chamada em inglÃs de Power and Resource Allocation Based on Quality of Experience (PRABE). O mÃtodo proposto à avaliado por meio de simulaÃÃes e os resultados obtidos mostram que sua performance à superior à de outros existentes, sendo prÃxima à da Ãtima. / A new generation of wireless networks, the 5th Generation (5G), is predicted for beyond 2020. For the 5G, it is foreseen an emerging huge number of services based on Machine-Type Communications (MTCs) in different fields, such as, health care, smart metering and security. Each one of them requiring different throughput rates, latency, processing capacity, energy efficiency, etc. Independently of the service type, the customers still need to get satisfied, which is imposing a shift of paradigm towards incorporating the user as the most important factor in wireless network management. This shift of paradigm drove the creation of the Quality of Experience (QoE) concept, which describes the service quality subjectively perceived by the users. QoE is generally evaluated by a Mean Opinion Score (MOS) ranging from 1 to 5. In this context, QoE concepts can be considered with different objectives, such as, increasing battery life, optimizing handover decision, enhancing access network selection and improving Radio Resource Allocation (RRA). Regarding the RRA, in this masterâs thesis we consider QoE requirements when managing the limited available resources of a communication system, such as frequency spectrum and transmit power. More specifically, we study a radio resource assignment and power allocation problem that aims at maximizing the minimum MOS of the users in a system subject to attaining a minimum number of satisfied users. Initially, we formulate a new optimization problem taking into account constraints on the total transmit power and on the fraction of users that must be satisfied, which is an important topic from an operatorâs point of view. The referred problem is non-linear and hard to solve. However, we get to transform it into a simpler form, a Mixed Integer Linear Problem (MILP), that can be optimally solved using standard numerical optimization methods. Due to the complexity of obtaining the optimal solution, we propose a heuristic solution to this problem, called Power and Resource Allocation Based on Quality of Experience (PRABE). We evaluate the proposed method by means of simulations and the obtained results show that it outperforms some existing algorithms, as well as it performs close to the optimal solution.

Ericsson Brasil / Conselho Nacional de Desenvolvimento CientÃfico e TecnolÃgico / Em um mundo onde as pessoas contam com smartphone, smartwatch, tablet e outros dispositivos para mantÃ-las conectadas onde quer que vÃo, t odos esperam que seus aplicativos sejam executados sem problemas, tais como cham adas abandonadas, download lento e vÃdeos com saltos. Neste contexto, comunicaÃÃo dispositivo-a-dispositivo ( do inglÃs, Device-to-Device (D2D)) constitui uma tecnologia promissora, pois à um tipo de comun icaÃÃo direta e utiliza baixa potÃncia entre dispositivos prÃximos, permitindo-se desv iar o trÃfego da rede mÃvel, aumentar a eficiÃncia espectral e de potÃncia. Do ponto de vista do assi nante, D2D significa usar aplicaÃÃo sem problemas e aumentar o tempo de vida da bateria do celular. No entanto, a fim de realizar os ganhos potenciais das comunic aÃÃes D2D, algumas questÃes-chave devem ser abordadas, pois as comunicaÃÃes D 2D podem aumentar a interferÃncia co-canal e comprometer a qualidade do enlace das comunicaÃÃes celulares. Esta dissertaÃÃo foca em tÃcnicas de Gerenciamento de Recur sos de RÃdio (do inglÃs, Radio Resource Management (RRM)) para mitigar a interferÃncia co -canal para comunicaÃÃes D2D que se baseiam na EvoluÃÃo de Longo Prazo (do inglÃs, Long Ter m Evolution (LTE)), visando a reduÃÃo da interferÃncia intra- e inter-celular e na melho ria da eficiÃncia energÃtica. Os principais esquemas de Controle de PotÃncia (do inglÃs, Pow er Control (PC)) (e.g. OLPC,CLPC e SDPC) e um esquema hÃbrido (CLSD) sÃo calibrados e utilizad os no cenÃrio macro ou micro multicelular, usando diferentes cargas e InformaÃÃo do Est ado do Canal (do inglÃs, Channel State Information (CSI)) perfeita ou imperfeita. AlÃm diss o, o impacto da inclinaÃÃo da antena ( downtilt ) à analisado, que à usada para ajustar o raio de cobertura de u ma Evolved Node B (eNB) e reduzir a interferÃncia co-canal, aumentando o iso lamento de cÃlulas. Os resultados numÃricos indicam que os regimes de controle d e potÃncia e inclinaÃÃo da antena, devidamente calibrados, podem fornecer ganhos p ara a comunicaÃÃo celular e D2D. Em outras palavras, a tecnologia D2D pode ser utilizada para aumentar ainda mais a eficiÃncia de espectro e a eficiÃncia energÃtica se algoritm os de RRM forem utilizados adequadamente / In a world where people count on their smartphone, smartwatch, tablet and other devices to keep them connected wherever they go, they expect its application to run without problems, such as dropped calls, slow download and choppy videos. In this context, Device-to-Device (D2D) communication represents a promising technology, because it is a direct and low-power communication between devices close, allowing to offload the data transport network, increase spectral and power efficiency. From the subscriber point of view, D2D means to use applications without problem and increase battery life. However, in order to realize the potential gains of D2D communications, some key issues must be tackled, because D2D communications may increase the co-channel interference and compromise the link quality of cellular communications. This masterâs thesis focuses on Radio Resource Management (RRM) techniques, especially Power Control (PC) schemes, to mitigate the co-channel interference for D2D communications underlaying a Long Term Evolution (LTE) network, aiming at the reduction of the intra- and inter- cell interference and at the improvement of energy efficiency. The main PC schemes (e.g. OLPC, CLPC and SDPC) and a hybrid scheme (CLSD) are calibrated and used in macro- or micro- multicell scenario, using different loads and imperfect Channel State Information (CSI). In addition, the impact of downtilt is analyzed, which is used to adjust the coverage radius of an Evolved Node B (eNB) and reduce co-channel interference by increasing cell isolation. The numerical results indicate that PC schemes and downtilt, duly calibrated, can provide gains to cellular and D2D communications. In other words, D2D technology can be used to further increase the spectral and energy efficiency if RRM algorithms are used suitably.

Este trabalho propÃe o estudo de uma nova topologia, com dois estÃgios, de um conversor estÃtico, onde existe um fluxo de potÃncia auxiliar com o objetivo de aumentar o rendimento do sistema. O primeiro estÃgio à um conversor CA-CC com correÃÃo do fator de potÃncia (PFC) e o segundo estÃgio à um conversor CC-CC isolado em alta frequÃncia. Os dois estÃgios do conversor proposto sÃo modelados por equaÃÃes diferenciais e atravÃs desses modelos sÃo desenvolvidas tÃcnicas de controle nÃo linear para o funcionamento dos conversores em malha fechada. A correÃÃo do fator de potÃncia do primeiro estÃgio à realizada pela tÃcnica de controle PBC (passivity-based control), enquanto que a tensÃo de saÃda do primeiro estÃgio à realizada pelo controle I&I (immersion and invariance). O segundo estÃgio necessita controlar somente a tensÃo de saÃda atravÃs do controle backstepping, por se tratar de um conversor CC-CC. / This work proposes a study of a new static converter topology with two stages, where the first is an AC-DC converter with PFC and the second is a DC-DC converter isolated in high-frequency. In addition, the static converter has a secondary power flow to achieve a better efficiency from the system. The two converterâs stages are modeled as differential equations, and through those models nonlinear control techniques are developed for close loop operation. The power-factor correction in the first stage is performed by the PBC (passivity-based control) control technique, while the output voltage from the first stage is performed by the I&I (immersion and invariance) control. As the second stage is a DC-DC converter, it only needs to control the output voltage, which is achieved through the backstepping control.

nÃo hà / Esta tese de doutorado apresenta duas novas topologias de conversores CA-CC com uso de neutro comum: conversor de cinco nÃveis intercalado e conversor de cinco nÃveis tipo T. AlÃm disso, uma nova forma de implementaÃÃo da tÃcnica de controle indireto da corrente (Indirect Current Control - ICC) à apresentada. Assim, para comprovaÃÃo da praticidade dos conversores apresentados, toma-se como base o conversor CA-CC de trÃs nÃveis convencional e entÃo à realizada uma anÃlise comparativa de desempenho entre esses trÃs conversores CA-CC monofÃsicos para aplicaÃÃo em no-breaks. Os conversores analisados possuem como caracterÃstica comum a correÃÃo do fator de potÃncia, o controle digital realizado por FPGA e a conexÃo da fonte de alimentaÃÃo com o estÃgio de saÃda, facilitando o uso de inversor e by-pass para no-breaks. O primeiro conversor analisado à o conversor de trÃs nÃveis convencional que apresenta como principal caracterÃstica o reduzido nÃmero de componentes. O segundo conversor analisado à o conversor de cinco nÃveis intercalado que apresenta como principal caracterÃstica as reduzidas perdas de comutaÃÃo e conduÃÃo. Finalmente, o terceiro conversor analisado à o conversor de cinco nÃveis tipo T que apresenta como principais caracterÃsticas: reduzidas perdas de comutaÃÃo e conduÃÃo; os elementos magnÃticos operam com o dobro da frequÃncia de comutaÃÃo reduzindo desta maneira o peso e o volume. A anÃlise teÃrica dos conversores monofÃsicos, os conceitos bÃsicos sobre o controle digital e a tÃcnica de modulaÃÃo, a metodologia de projeto, simulaÃÃo e resultados experimentais dos protÃtipos construÃdos sÃo apresentados para validar o princÃpio de funcionamento dos conversores propostos. / This thesis presents two novel topologies of AC-DC converters with common neutral: five-level interleaved converter and five-level T type converter. Besides, a novel type of implementation of Indirect Current Control (ICC) is also presented. Thus, a comparative analysis of performance between three single phase AC-DC converters for UPS applications is realized. The analyzed converters have as common characteristics: power factor correction, digital control using FPGA and connection between input power supply and converter output enabling the use of UPS inverter and by-pass. The first one analyzed converter is the conventional three level converter which presents as main feature reduced numbers of power semiconductors and components. The second one analyzed converter is the five level interleaving converter which presents as main feature reduced conduction and commutation losses. Finally, the last one analyzed converter is the T type five level converter which presents as main features: reduced conduction and commutation losses and magnetic components operating with the double of switching frequency reducing weight and volume. Theoretical analysis of the single phase converters, basics concepts of digital control and modulation technique, design procedure, simulation and experimental results of lab models are presented in order to validate the principle of operation of the proposed converters.

nÃo hà / Este trabalho apresenta a aplicaÃÃo do algoritmo de OtimizaÃÃo por Enxame de PartÃculas (PSO â Particle Swarm Optimization) para sintonia Ãtima de controladores associados à regulaÃÃo de tensÃo e ao aumento do amortecimento de geradores sÃncronos utilizados em plantas termelÃtricas de ciclo combinado. Para representaÃÃo matemÃtica do gerador sÃncrono, utiliza-se o modelo linearizado de terceira ordem do sistema mÃquina conectada a uma barra infinita, vÃlido para estudos de estabilidade a pequenos sinais. Os parÃmetros do regulador automÃtico de tensÃo (AVR â Automatic Voltage Regulator) e do estabilizador de sistema de potÃncia (PSS â Power System Stabilizer) sÃo determinados de maneira Ãtima pela ferramenta computacional proposta. Os parÃmetros obtidos para o AVR e PSS sÃo comparados com valores calculados por tÃcnicas de sintonia convencionais, baseadas em aproximaÃÃes das equaÃÃes que descrevem o sistema. Os resultados de simulaÃÃes a variaÃÃes na tensÃo de referÃncia, considerando a anÃlise da resposta temporal do sistema controlado, demonstram que o PSO à uma tÃcnica eficiente na sintonia dos parÃmetros do AVR e PSS, destacando-se sua simplicidade, baixo esforÃo computacional e boa caracterÃsticas de convergÃncia. / This work presents the application of the Particle Swarm Optimization (PSO) algorithm for optimal tuning of controllers associated with voltage regulation and damping enhancement of synchronous generators used in combined cycle power station. For mathematic representation of the synchronous generator, the third order linearized model of a single machine connected to an infinite bus, valid for small signal stability studies, is used. The Automatic Voltage Regulator (AVR) and Power System Stabilizer (PSS) parameters are optimally determined by the proposed computational tool. The parameters obtained for AVR and PSS are compared with values calculated by conventional tuning techniques based on approximations of the equations that describe the system. The simulations results to reference voltage disturbances, considering the time response analysis of the controlled system, show that PSO is an efficient technique in the tuning of AVR and PSS parameters, with emphasis on its simplicity, low computational effort and good convergence characteristics.

CoordenaÃÃo de AperfeÃoamento de Pessoal de NÃvel Superior / O Motor de RelutÃncia VariÃvel (MRV) vem cada vez mais chamando a atenÃÃo da indÃstria e da comunidade acadÃmica. Isso se deve ao crescente desenvolvimento da eletrÃnica de potÃncia e na Ãrea de microprocessadores nos Ãltimos anos, o que permitiu o avanÃo de outros sistemas de acionamentos tais como com MRV. A competitividade do MRV se justifica por seu baixo custo de produÃÃo e manutenÃÃo, uma elevada densidade de potÃncia, robustez e resistÃncia a faltas. O presente trabalho propÃe um esquema de controle robusto baseado em um Controlador Preditivo Generalizado (GPC) pertencente a famÃlia de Controladores Preditivos Baseados em Modelo (MPC) aplicados a malha de corrente e velocidade de um sistema de acionamento com MRV. O controlador proposto, assim como controladores tradicionais aplicados neste tipo de sistema tais como o controlador por Histerese e o controlador PID sÃo tambÃm aplicados com o objetivo de proporcionar meios de comparaÃÃo dos resultados experimentais obtidos. A estrutura do controlador à baseada no projeto de um filtro de modo a permitir uma resposta rÃpida, rejeiÃÃo a distÃrbios, atenuaÃÃo de ruÃdos e robustez com um baixo custo computacional. O controlador proposto foi implementado e os resultados comparados com controladores tradicionais e analisados quantitativamente por meio de Ãndices de desempenho. Para execuÃÃo das rotinas de controle foi utilizado um DSP das Texas Instruments (TMS320F28335), sendo suas caracterÃsticas principais apontadas. O algoritmo do software de controle à esquematizado. O trabalho fez uso da bancada de pesquisa em MRV do laboratÃrio do Grupo de Pesquisa em AutomaÃÃo e RobÃtica (GPAR) da Universidade Federal do Cearà (UFC).

Conselho Nacional de Desenvolvimento CientÃfico e TecnolÃgico / Quando um conversor opera com uma larga diferenÃa entre os nÃveis de tensÃo de entrada e de saÃda, normalmente à possÃvel identificar uma reduÃÃo significante no seu desempenho. A razÃo disto à o aumento da quantidade de energia processada, que primeiramente precisa ser armazenada em um elemento passivo (indutor), antes de ser entregue à carga. à possÃvel dizer que quÃo maior for a quantidade dessa energia âindiretaâ, menor serà a eficiÃncia do sistema. Tal situaÃÃo à especialmente crÃtica para inversores e retificadores com correÃÃo de fator de potÃncia (PFC), visto que a razÃo cÃclica dos interruptores abrange praticamente todos os possÃveis valores. Em casos em que a diferenÃa entre o valor de pico da tensÃo CA e o valor mÃdio da tensÃo CC à grande, o Ãndice de modulaÃÃo à desviado consideravelmente de 1 e, consequentemente, maiores perdas sÃo esperadas. Para lidar com tal situaÃÃo, à proposto um retificador com caracterÃstica abaixadora e elevadora utilizando uma funÃÃo chamada de bypass. Esta funÃÃo permite que o retificador escolha entre os dois barramentos o que melhor se adapta ao nÃvel de saÃda desejado em funÃÃo do ponto de operaÃÃo da tensÃo senoidal de entrada, maximizando a eficiÃncia. Algumas das vantagens esperadas com a utilizaÃÃo da funÃÃo bypass sÃo: reduÃÃo das perdas totais por meio da operaÃÃo parcial com estÃgio Ãnico; maior nÃmero de nÃveis de tensÃo, reduzindo a corrente de modo comum e o volume do filtro de entrada, alÃm de resultar em menores esforÃos de tensÃo sobre os semicondutores; e, finalmente, reduÃÃo de perdas adicionais e no tamanho do sistema, visto que o conversor Buck de saÃda à projetado para apenas uma fraÃÃo da potÃncia total. Em adiÃÃo, sÃo apresentadas possÃveis configuraÃÃes de conversores de potÃncia para o carregamento de baterias de veÃculos elÃtricos. Topologias de retificadores trifÃsicos com PFC com corrente de entrada senoidal e tensÃo de saÃda controlada sÃo analisadas e propostas, e suas funcionalidades e caracterÃsticas bÃsicas descritas brevemente. FÃrmulas analÃticas para o cÃlculo dos esforÃos de tensÃo e corrente sobre os semicondutores de potÃncia sÃo fornecidas. A fim de avaliar comparativamente o desempenho das topologias selecionadas, fatores adimensionais de referÃncia sÃo definidos com base nos esforÃos elÃtricos sobre os semicondutores e no volume dos indutores. As caracterÃsticas do sistema proposto, incluindo princÃpio de operaÃÃo, estratÃgia de modulaÃÃo, equaÃÃes de dimensionamento e cÃlculos de perdas e eficiÃncia, sÃo descritas em detalhes. Finalmente, a viabilidade do conceito de bypass à demonstrada por meio de resultados experimentais obtidos a partir de um protÃtipo de 22 kW. / When operating with large differences between input and output voltage levels, it is normally possible to identify a significant reduction on the performance of practically all topologies in regard of conversion efficiency. Reason for this is the increasing amount of processed energy that needs to be firstly stored in a passive element (inductor) before reaching the load. It is therefore possible to say that the higher the amount of such âindirectâ energy is; the lower will be the converter efficiency. Such situation is especially critical when considering the operation of inverters or controlled rectifiers with power factor correction (PFC) because the converter sweeps practically all the possible values of duty cycle. In the case the difference between peak AC value and DC value is large; the modulation index will strongly deviate from 1. Consequently, even higher amount of losses are expected. In order to deal with the above referred drawbacks, it is proposed a 5-level three-phase PFC rectifier with an innovative approach, named bypass concept. This function allows the converter to switch between one of the available DC-links that best matches the required output levels depending on the operating point of the sinus wave, thus maximizing the efficiency. Furthermore, the referred bypass function enables direct access to the required lower voltage level by the load, reducing significantly the amount of losses. The 5-level operation allows the voltage steps to be lower than those found in three and two-level topologies, from where lower harmonic contents, reduction of common mode current and EMI are observed. Finally, the output DC-DC converters are designed for only a fraction of the nominal power, having a rather reduced impact on additional losses and also on the converter size. In addition, possible power electronics configurations for charging of EVs are presented. Suitable three-phase PFC rectifier topologies with sinusoidal input currents and controlled output voltage are analyzed and proposed, and their functionality and basic characteristics briefly described. Analytical formulas for calculating the current stresses on the power semiconductors are provided, and in order to evaluate comparatively the performance of selected topologies, dimensionless benchmark factors are derived concerning the semiconductor stresses and the volume of the main inductive components. The characteristics of the proposed system, including the principle of operation, modulation strategy, dimensioning equations and calculated losses and efficiency, are described in detail. Finally, the feasibility of the bypass concept is demonstrated by means of experimental results obtained from a 22 kW hardware prototype.

CoordenaÃÃo de AperfeÃoamento de Pessoal de NÃvel Superior / In applications related to power converters, such as inverters, rectifiers and the use of active filters, the synchronization method represent a very important element in the performance of the control strategy of this equipment. The estimated values of the synchronism angle, frequency and amplitude determined by the synchronization algorithms present, facing strongly distorted signals with the presence of sub and interharmonics, high errors. This study presents two algorithms: one applied on single-phase electrical systems and one applied on three-phase electrical systems, with high immunity to interharmonics and subharmonics. First are presented the main synchronization systems that are used in the electrical power systems. In addition, will be presented the main causes and consequences of the presence of subharmonics and interharmnics in the system, as well as the mathematical modeling of the two algorithms with high rejection to these disturbances. Will be presented the simulation and the experimental results of the proposed algorithms and the comparison between these synchronization methods with particular methods present in the literature. As a result of the study, it can be seen that the proposed structures present a higher response time, but the error of the estimated signal with respect the fundamental component of the input signal is lower when compared to structures such as EPLL and structures based on SOGI. It was observed that the proposed synchronization methods are enabled to estimate the synchronism angle, the frequency and the fundamental component of the input signal adequately and can be used in control strategies of power converters. / Em aplicaÃÃes relacionadas à EletrÃnica de PotÃncia, como inversores, retificadores e a utilizaÃÃo de filtros ativos, o mÃtodo de sincronizaÃÃo representa um elemento chave no desempenho da estratÃgia de controle destes equipamentos. Os valores do Ãngulo de sincronismo, frequÃncia e amplitude estimados com determinados algoritmos de sincronizaÃÃo apresentam, diante de sinais fortemente distorcidos com a presenÃa de sub e inter-harmÃnicos, erros elevados. Neste trabalho sÃo apresentados dois algoritmos: um aplicado a sistemas elÃtricos monofÃsicos e outro aplicado a sistemas elÃtricos trifÃsicos, com elevada imunidade a inter-harmÃnicos e sub-harmÃnicos. Primeiramente sÃo apresentados os principais sistemas de sincronizaÃÃo utilizados em sistemas elÃtricos de potÃncia. AlÃm disso, sÃo apresentadas as principais causas e consequÃncias da presenÃa de sub-harmÃnicos e inter-harmÃnicos no sistema, bem como a modelagem matemÃtica dos dois algoritmos com elevada rejeiÃÃo a estes distÃrbios. SÃo apresentados os resultados de simulaÃÃo e experimentais dos algoritmos propostos e a comparaÃÃo entre estes mÃtodos de sincronizaÃÃo com determinados mÃtodos presentes na literatura. Como resultado do estudo, pode-se observar que as estruturas de sincronizaÃÃo propostas apresentam um tempo de resposta mais elevado, porÃm o erro do sinal estimado em relaÃÃo a componente fundamental do sinal de entrada à inferior quando comparado a estruturas como o EPLL e estruturas baseadas no SOGI. Com isso, tem-se que as mesmas estÃo habilitadas para estimar o Ãngulo de sincronismo, a frequÃncia e a componente fundamental do sinal de entrada adequadamente e podem serem utilizadas eficientemente em estratÃgias de controle de conversores de potÃncia.

fator de potÃncia e recurso para operar com dois valores de tensÃo de entrada. O mesmo à aplicÃvel a sistemas ininterruptos de energia do tipo dupla conversÃo ou on-line com caracterÃsticas de tensÃo de entrada bivolt (110 Vca e 220 Vca) e desta maneira à descartada a utilizaÃÃo de um autotransformador com seletor de tensÃo. O conversor em estudo à composto por dois conversores CA-CC boost clÃssicos, em que, para uma tensÃo de entrada de 110 Vca as entradas sÃo conectadas em paralelo e para uma tensÃo de entrada de 220 Vca as entradas sÃo conectadas em sÃrie. A ideia à fazer com que se tenha uma divisÃo equilibrada na entrada de cada conversor quando a tensÃo da rede elÃtrica for 220 Vca. Assim cada conversor boost clÃssico recebe metade da tensÃo total de alimentaÃÃo do conversor proposto. A estratÃgia de controle à baseada no controle por modo corrente mÃdia aplicada a ambos os conversores para proporcionar a correÃÃo do fator de potÃncia e a regulaÃÃo da tensÃo de saÃda. Para verificar o estudo teÃrico foi desenvolvido o projeto do circuito de potÃncia e controle validando atravÃs de resultados de simulaÃÃo e experimentais para um protÃtipo de 2,4 kW. Para a conexÃo paralelo e sÃrie das entradas, os resultados obtidos foram satisfatÃrios e o conversor operou adequadamente. / This work presents a study of a Double Boost AC-DC Converter with power factor correction and dual input voltage operation capability via a selector switch. Such converter can be applied to on-line uninterruptible power supplies with dual voltage input characteristics, this way avoiding the usage of a low frequency autotransformer. The studied structure is composed by two AC-DC classical boost converters, in which for input voltage of 110 Vac both its inputs are connected in parallel, and, for 220 Vac, they are connected in series. The control strategy is based in the average current mode control applied to both converters, in order to provide the power factor correction and output voltage regulation. Simulation and experimental results for 2.4 kW are presented, and so are validate the theoretical study and design. Connecting the inputs in parallel and series, the results were satisfactory and the converter operated properly.