Développé par le Centre d'imagerie moléculaire de Sherbrooke (CIMS) et le Groupe de recherche en appareillage médical de Sherbrooke (GRAMS), le LabPET[indice supérieur TM] est un scanner TEP numérique dédié à des applications précliniques sur les petits animaux. C'est le premier scanner TEP commercial à utiliser des photodiodes à avalanche dans son module de détection. Aujourd'hui plusieurs travaux de recherche sont menés afin de réaliser la prochaine génération de ce scanner qui permettra de fusionner efficacement les deux modalités TEP et TDM dans une même chaîne matérielle électronique et aussi d'offrir une résolution spatiale submillimétrique en mode TEP. Pour ce faire, un nouveau module de détection, le module LabPET[indice supérieur TM] II, a été développé en partenariat avec PerkinElmer inc. afin d'atteindre ces performances. Il est constitué d'une matrice de 64 pixels de photodiodes à avalanche de 1,2 x 1,2 mm[indice supérieur 2] ayant une surface active de 1,1 x 1,1 mm[indice supérieur 2]. Les travaux de ce mémoire s'insèrent dans cet objectif ambitieux et s'attardent plus spécifiquement au nouveau préamplificateur de charge conçu pour optimiser le rapport signal sur bruit de la chaîne électronique, en accord avec les caractéristiques du nouveau module de détection LabPET[indice supérieur TM] II. L'optimisation du premier étage de la chaîne électronique de détection est directement liée aux caractéristiques du détecteur et également à la capacité équivalente rapportée à l'entrée. Le dimensionnement et les simulations du préamplificateur à l'aide des outils Cadence et Mathcad envisagent un gain de 1,73 mV/fC, un temps de montée intrinsèque de 6,5 ns et une charge équivalente de bruit en entrée de 370 é-rms + 25 é-rms/pF pour un filtre semi-Gaussien d'ordre 3 avec un temps de mise en forme optimal de 50 ns. Le temps de mise en forme se définit ici comme le temps que met le signal pour atteindre sa valeur maximale. Le circuit conçu a été fabriqué avec la technologie CMOSP18 de la compagnie Taiwan Semiconductor Manufacturing Company (TSMC) puis testé pour valider les performances simulées. Le préamplificateur de charge bien que fonctionnel présente quelques déviations par rapport aux résultats simulés, notamment au niveau des figures de bruit et du minimum de bruit ENC qui s'élève à 494 é-rms + 32 é-rms/pF. Malgré tout, ces résultats préliminaires laissent entrevoir de belles perspectives pour la prochaine chaîne électronique frontale de ce qui sera demain, le premier scanner à bimodalité TEP/TDM totalement intégrée dans une même chaîne électronique.

Pour développer un hodoscope de faisceau en hadronthérapie, capable de localiser les ions dans le plan transverse et de les étiqueter en temps avec une précision de 1 nc et un taux de comptage de 100 000 000 HZ, nous avons mené des études de conception d'ASICs (Aplication Specific Integrated Circuits) de lecture à associer à des photomultiplicateurs multi-anode. Un front-end ASIC 16 voies en technologieAMS BiCMOS 0,35 µm a été conçu, fabriqué et testé. Il intégre, sur chaque voie, un convoyeur de courant avec deux sorties en étage d'entrée, et deux étages de sortie séparés qui sont respectivement un comparateur en courant et un préamplificateur de charge. Il réalise à la fois la détection d'évènements et la quantification de signal détecté. L'étude de conception a apporté des performances optimisées sur la dynamique d'entrée, la consommation d'énergie, la rapidité, le bruit. Le fonctionnement du circuit de lecture incorporé dans un système de test a aussi été vérifié par une expérimentation en faisceau. D'autre part, nous avons conçu un ASIC d'étiquetage en temps utilisant la technologie AMS CMOS 0,35 µm. Il est à base d'une boucle à verrouillage de délai analogique avec la mise en oeuvre de la méthode de mesure du "temps de vol", et dispose d'un mode d'entrée d'horloge LVDS (Low Voltage Differential Singaling) et d'une sortie de 5 bits en code Gray. Il fonctionne avec une résolution temporelle de 200 ps selon les résultats de tests. Ces études nous ont permis de lancer un nouveau projet de conception : intégrer sur une puce les fonctions électroniques que nous avons réalisées et validées.

Pour développer un hodoscope de faisceau en hadronthérapie, capable de localiser les ions dans le plan transverse et de les étiqueter en temps avec une précision de 1 nc et un taux de comptage de 100 000 000 HZ, nous avons mené des études de conception d'ASICs (Aplication Specific Integrated Circuits) de lecture à associer à des photomultiplicateurs multi-anode. Un front-end ASIC 16 voies en technologieAMS BiCMOS 0,35 µm a été conçu, fabriqué et testé. Il intégre, sur chaque voie, un convoyeur de courant avec deux sorties en étage d'entrée, et deux étages de sortie séparés qui sont respectivement un comparateur en courant et un préamplificateur de charge. Il réalise à la fois la détection d'évènements et la quantification de signal détecté. L'étude de conception a apporté des performances optimisées sur la dynamique d'entrée, la consommation d'énergie, la rapidité, le bruit. Le fonctionnement du circuit de lecture incorporé dans un système de test a aussi été vérifié par une expérimentation en faisceau. D'autre part, nous avons conçu un ASIC d'étiquetage en temps utilisant la technologie AMS CMOS 0,35 µm. Il est à base d'une boucle à verrouillage de délai analogique avec la mise en oeuvre de la méthode de mesure du "temps de vol", et dispose d'un mode d'entrée d'horloge LVDS (Low Voltage Differential Singaling) et d'une sortie de 5 bits en code Gray. Il fonctionne avec une résolution temporelle de 200 ps selon les résultats de tests. Ces études nous ont permis de lancer un nouveau projet de conception : intégrer sur une puce les fonctions électroniques que nous avons réalisées et validées. / To develop a beam hodoscope in hadrontherapy, able to localize the beam position and to get a time tagging with a accuracy of ~ 1ns at a count rate of 100 000 000 HZ, we have studied and designed read-out ASICs' (Application Specific Intergrated Circuits) to be associated with multi-anode photomultiplier. One of 16-channel front-end ASIC in 0,35 µm AMS BICMOS process ahs been designed, fabraicated and tested. Each channel consists to a current coveyor (with two current outputs) as an input stage, and two separat output stages wich are a current comparator and a charge-sensitive amplifier (CSA) respectively. It performs both signal-event detection and signal charge quantification. The design work includes optimization of circuit performances such as input dynamic range, power dissipation; speed and noise. The circuit has also ben incorporated in a test system and its opration has been verified by beam experimentation. On the other hand, we have also designed another ASIC in a 0.35 µm AMS CMOS process. Itn is based on an analog DLL (Delay Locked Loop) with implementation of the TOF (Time Of Flight) measuring method. It has a LVDS (Low Voltage Differential Signaling) clock input mode and a 5-bit Gray-code output. It operates with 200-ps timing rsolution according to test results. These studies have led us to launch a new design project: integrating the studied and validated electronic functions on a single chip.