Pour développer un hodoscope de faisceau en hadronthérapie, capable de localiser les ions dans le plan transverse et de les étiqueter en temps avec une précision de 1 nc et un taux de comptage de 100 000 000 HZ, nous avons mené des études de conception d'ASICs (Aplication Specific Integrated Circuits) de lecture à associer à des photomultiplicateurs multi-anode. Un front-end ASIC 16 voies en technologieAMS BiCMOS 0,35 µm a été conçu, fabriqué et testé. Il intégre, sur chaque voie, un convoyeur de courant avec deux sorties en étage d'entrée, et deux étages de sortie séparés qui sont respectivement un comparateur en courant et un préamplificateur de charge. Il réalise à la fois la détection d'évènements et la quantification de signal détecté. L'étude de conception a apporté des performances optimisées sur la dynamique d'entrée, la consommation d'énergie, la rapidité, le bruit. Le fonctionnement du circuit de lecture incorporé dans un système de test a aussi été vérifié par une expérimentation en faisceau. D'autre part, nous avons conçu un ASIC d'étiquetage en temps utilisant la technologie AMS CMOS 0,35 µm. Il est à base d'une boucle à verrouillage de délai analogique avec la mise en oeuvre de la méthode de mesure du "temps de vol", et dispose d'un mode d'entrée d'horloge LVDS (Low Voltage Differential Singaling) et d'une sortie de 5 bits en code Gray. Il fonctionne avec une résolution temporelle de 200 ps selon les résultats de tests. Ces études nous ont permis de lancer un nouveau projet de conception : intégrer sur une puce les fonctions électroniques que nous avons réalisées et validées.

Ce manuscrit porte sur l’analyse, les méthodes de conception et la recherche de nouvelles structures de sources de courant, en se focalisant principalement sur les miroirs de courant, source la plus élémentaire. Le dépassement des limites actuelles pour l’optimisation du compromis vitesse-précision-consommation est l’objectif majeur des travaux présentés.La première partie est consacrée à l’étude de l’origine de ces limites et dresse l’état de l'art des structures de miroir de courant CMOS. Sont ensuite étudiées plus en détails, les possibilités offertes par les miroirs à entrée active. Une des premières contributions de nos travaux de recherche a été de proposer un formalisme dédié à l’étude et à l’implémentation de ce type de miroir, suivi de propositions d’amélioration à coût minimum de la topologie classique.Le développement d’une nouvelle approche de conception utilisant un principe de rétroaction non-linéaire en mode courant constitue la contribution majeure de cette thèse. La rétroaction est implémentée grâce à un convoyeur de courant de seconde génération dédié, très faible consommation et conçu pour avoir un comportement volontairement non-linéaire. Couplée avec des techniques classiques de régulation cascode pour une copie en courant de haute-précision, cette topologie constitue une source de courant élémentaire compétitive pour la réalisation de systèmes à haut niveau de performance.L'approche est mise en œuvre puis validée par la conception, en technologie CMOS 180nm, de deux circuits dédiés à la génération des courants dans les puces de stimulation neurale. L’ensemble des résultats obtenus dans ces dernières études démontre, qu’il est possible de dépasser les limites actuelles du compromis vitesse-précision-consommation, en se basant sur la stratégie de conception et les nouvelles topologies de miroirs à entrée active proposées. / The work presented in this manuscript involves analysis, design methods and search for improved structures of current sources, with main focus on the current mirrors, the most elementary current source. The main objective of our research was to outperform the present limitations in terms of speed, power and accuracy that exists in CMOS current mirror design.In the first part of the manuscript, we investigate on the origin of these limitations and present a literature review of popular and recent advanced current mirror structures. Then follow a deeper analysis of active-input current mirror capabilities. The first scientific contributions were, the development of analytical tools dedicated to the implementation of the standard active-input topology, supported by two solutions for dynamic range and stability improvements at minimal costs.The proposition of a novel design approach, relying on a power-efficient speed boosting technique based on current-mode non-linear control loops, constitutes the major contribution of the work presented in this manuscript. The feedback circuit is implemented using a custom low-power current conveyor (CCII), built to be intentionally non-linear. Coupled with classical regulated cascode structures required for high-precision current copy, this enhanced active-input current mirror topology forms a new competitive elementary current source to the design of high-performance systems.The approach is validated and illustrated with the realization of two circuits in 180 nm CMOS technology. Cores of the circuits are two examples of output stages dedicated to neural stimulation chips. Finally, Results of the last studies have demonstrated that, thanks to the design strategy and the new active-input current mirror topologies proposed, it is actually possible to outperform the present limit of the speed-power-accuracy trade-off.

Pour développer un hodoscope de faisceau en hadronthérapie, capable de localiser les ions dans le plan transverse et de les étiqueter en temps avec une précision de 1 nc et un taux de comptage de 100 000 000 HZ, nous avons mené des études de conception d'ASICs (Aplication Specific Integrated Circuits) de lecture à associer à des photomultiplicateurs multi-anode. Un front-end ASIC 16 voies en technologieAMS BiCMOS 0,35 µm a été conçu, fabriqué et testé. Il intégre, sur chaque voie, un convoyeur de courant avec deux sorties en étage d'entrée, et deux étages de sortie séparés qui sont respectivement un comparateur en courant et un préamplificateur de charge. Il réalise à la fois la détection d'évènements et la quantification de signal détecté. L'étude de conception a apporté des performances optimisées sur la dynamique d'entrée, la consommation d'énergie, la rapidité, le bruit. Le fonctionnement du circuit de lecture incorporé dans un système de test a aussi été vérifié par une expérimentation en faisceau. D'autre part, nous avons conçu un ASIC d'étiquetage en temps utilisant la technologie AMS CMOS 0,35 µm. Il est à base d'une boucle à verrouillage de délai analogique avec la mise en oeuvre de la méthode de mesure du "temps de vol", et dispose d'un mode d'entrée d'horloge LVDS (Low Voltage Differential Singaling) et d'une sortie de 5 bits en code Gray. Il fonctionne avec une résolution temporelle de 200 ps selon les résultats de tests. Ces études nous ont permis de lancer un nouveau projet de conception : intégrer sur une puce les fonctions électroniques que nous avons réalisées et validées. / To develop a beam hodoscope in hadrontherapy, able to localize the beam position and to get a time tagging with a accuracy of ~ 1ns at a count rate of 100 000 000 HZ, we have studied and designed read-out ASICs' (Application Specific Intergrated Circuits) to be associated with multi-anode photomultiplier. One of 16-channel front-end ASIC in 0,35 µm AMS BICMOS process ahs been designed, fabraicated and tested. Each channel consists to a current coveyor (with two current outputs) as an input stage, and two separat output stages wich are a current comparator and a charge-sensitive amplifier (CSA) respectively. It performs both signal-event detection and signal charge quantification. The design work includes optimization of circuit performances such as input dynamic range, power dissipation; speed and noise. The circuit has also ben incorporated in a test system and its opration has been verified by beam experimentation. On the other hand, we have also designed another ASIC in a 0.35 µm AMS CMOS process. Itn is based on an analog DLL (Delay Locked Loop) with implementation of the TOF (Time Of Flight) measuring method. It has a LVDS (Low Voltage Differential Signaling) clock input mode and a 5-bit Gray-code output. It operates with 200-ps timing rsolution according to test results. These studies have led us to launch a new design project: integrating the studied and validated electronic functions on a single chip.

L'agressivité de l'environnement radiatif spatial constitue une cause majeure de défaillance des composants et systèmes embarqués sur les satellites. Les transistors bipolaires sont sensibles au rayonnement ionisant et peuvent présenter un effet de débit de dose (ELDRS). Une plus forte dégradation est alors observée à faible débit de dose. Les normes actuelles de test ne permettent pas de prendre en compte entièrement cette sensibilité au débit. La nouvelle méthode de test dite des Débits commutés prend en compte cet effet d'ELDRS. Une charge utile développée sur le satellite Robusta et présentée ici va permettre une première validation de la méthode. Des amplificateurs classiques (VFA) dont la sensibilité en dose bien connue et induit des effets circuit, c'est-à-dire une dégradation non monotone des paramètres liés à des phénomènes antagonistes, seront embarqués sur le satellite robusta et serviront à la validation de la méthode. La charge utile du satellite est composée de LM124 et LM139. Le choix du faible débit et des différentes commutations appliquées s'est appuyé sur l'analyse radiation de la mission. Cette méthode a permis de tester les composants à faible débit de dose dans un temps moitié moindre qu'un test faible débit. Les résultats produits pourront par la suite, après mise en orbite de Robusta, être comparés à des données faible débit obtenues en vol.Une seconde étude sur des amplificateurs à convoyeur de courant (CFA), jusque là très peu étudiés, a démontré la sensibilité à la dose de ce type d'amplificateur et mis en évidence de nouveaux effets circuits. Cette étude a été réalisée au moyen de trois types d'irradiations différentes et s'appuie sur une analyse circuit. Les irradiations et l'étude circuit menées ont montré que l'amplitude des dégradations des différents paramètres étudiés est aléatoire et dépend de la symétrie plus ou moins parfaite du circuit : une différence de process entre deux transistors va induire une dégradation plus ou moins importante des paramètres. Ces premiers travaux serviront de base à différentes études, et notamment à l'étude des effets de synergie dose/SET ou de synergie dose/CEM sur les CFA. / The aggressive space radiation environment constitutes a major cause of failure for components and systems on board the satellites. Bipolar transistors are know to be sensitive to ionizing radiation and may present dose rate effect (ELDRS). A greater degradation is observed at low dose rate. Current standards test methods can not fully take into account this sensitivity to the dose rate. The new Dose rate Switching test methodology takes into account this ELDRS effect. A Payload developed on the Robusta satellite and presented here will allow a first validation of the method. Classical amplifier (VFA) whose dose rate sensibility is well known and induce circuit effects, that means a non monotonous degradation of parameters related to antagonist phenomena, will be loaded on board Robusta satellite and used to validated the method. The satellite Payload is composed of LM124 and LM139. The low dose rate choice and the different switching applied relied on mission radiation analysis. This method allowed to reproduce the dose induced degradation of the components in half the time it takes at low dose rate. The results produced can then, after Robusta is launched, be compared to low dose rate data obtained in flight. A second study on current conveyor amplifier (CFA), so far very little studied, demonstrated the sensitivity to ionizing dose of this type of amplifier and identified new effects circuits. This study was conducted using three different types of irradiation and based on a circuit analysis. Irradiations and circuit analysis have shown that the amplitude of the degradation measured on the different parameters studied is erratic and depends on the perfect symmetry of the circuit: a slight discrepancy in the process between two transistors will induce a more or less significant symmetry in the parameters degradation. This early work will be a base for various studies, including the study of synergy dose/SET or synergy dose/EMC on CFA.