Tese de mestrado integrado. Engenharia Electrotécnica e de Computadores. Faculdade de Engenharia. Universidade do Porto. 2009

Este trabalho apresenta o projeto, a implementação e os testes de um sistema integrado de aquisição e processamento de imagens (SIAPI). O sistema desenvolvido é constituído por um sensor de imagem CCD (Charge Coupled Device), um processador digital de sinais (Digital Signal Processor – DSP) de baixo custo responsável pelo controle do sensor, um DSP de alto desempenho para realizar o processamento das imagens adquiridas, uma interface USB (Universal Serial Bus) para realizar a comunicação do dispositivo com um microcomputador e um módulo de resfriamento termo-elétrico baseado no efeito Peltier para minimizar a quantidade de ruído térmico gerado no sensor de imagem. O sistema permite que se controle todos os parâmetros do sensor de imagem, bem como o processamento das imagens adquiridas em tempo real. Para avaliar as características e o desempenho do sistema, construiu-se um protótipo baseado em um DSK (DSP Starter Kit) e desenvolveu-se um software em linguagem C para comunicação com o sistema. Foram levantadas as características de resposta do sensor de imagem em diferentes configurações. O sistema demonstrou ser funcional e seu desempenho na execução de algoritmos de processamento de imagens foi bastante superior ao de um microcomputador de alto desempenho. / This work presents the design and implementation of a new integrated system for image acquisition and processing (SIAPI). The system is composed of a charge coupled device (CCD) image sensor, a low end DSP (Digital Signal Processor) to control the image sensor, a high end DSP to process the acquired images, a universal serial bus (USB) interface to connect the system to a microcomputer and a thermo-electric cooler device based on the Peltier effect which is meant to reduce the amount of thermal noise generated by the image sensor. All the functional parameters of the image sensor can be controlled through the system, and the images acquired can be processed in real time. To evaluate the functions of the system and to measure its performance, a prototype was built based on a DSK (DSP Starter Kit). Also, a computer program in C language was developed to communicate with the system. The response characteristics of the image sensor were evaluated under different conditions. It has been concluded that the system is completely functional and that it outperforms a high performance microcomputer when executing image processing algorithms.

Tese de mestrado. Engenharia Electrotécnica e de Computadores (Área de especialização em Informática e Sistemas Digitais). 2005. Faculdade de Engenharia. Universidade do Porto

[pt] O processador de Ponto Flutuante se constitui em uma unidade aritmética projetada para se adaptar a qualquer processador de 8.16 ou 32 bits, fornecendo um conjunto de instruções suplementar para a realização de operações aritméticas em ponto flutuante de precisão simples ou dupla. Projetado de forma a executar corretamente com o processador central, seu uso proporciona uma alternativa à utilização de rotinas em ponto flutuante realizados por software, implicando em uma economia de tempo e custo. Sua utilização pode resultar em uma melhora de algumas ordens de grandeza na velocidade de execucuão de operações aritméticas. Este trabalho além do projeto de uma unidade de ponto flutuante, apresenta um estudo profundo e minucioso de vários algoritmos aritméticos, dando também uma contribuição sobre a comparação do uso destes algoritmos em vários tipos de arquitetura. / [en] The Floating Point Processor is an arithmetic unit designed to be connected to any 8, 16, or 32 bits central processor, providing a suplementar instructio set for the realization of double or simple precision floating point arithmetic operations. Implemented in order to execute concurrely with the central processor, its use is an alternative to the utilization of sftwere routines, with a cost and time saving. Its uitlizat can result a better performance of some orders of magnitude in the speed of execution of arithmetics operations. This thesis presents the implementation of a floating point unit, and a thorough study of several arithimetic of these algorithms on several possible architectures.

Tese de mestrado integrado. Engenharia Electrotécnica e de Comunicações. Telecomunicações. Universidade do Porto. Faculdade de Engenharia. 2011

[pt] Este trabalho é composto do projeto e implementação de um sistema gráfico para uso em microcomputadores do tipo IBM PC visando aplicações em CDA, animação e processamento de imagens. Com várias configurações programáveis destaca-se a capacidade do uso de altas resoluções e grande número de cores, podendo chegar a 16 milhões. Todo o processamento é feito por um microprocessador RISC, o que se traduz em alto desempenho e grande flexibilidade na execução de rotinas e algoritmos gráficos. / [en] The contents of this work are the Project and implementation of a graphic system for IBM PC microcomputers for use in CAD, animation, and image processing. Among its features stand out the display resolution and up to 16 million colors. All the processing are made by a RISC microprocessor, leading to a high performance and great flexibility in routine and graphics algorithm execution.

[pt] O presente trabalho contém o projeto da arquitetura de hardware e software de um Processador de Comunicação (PC) que tem como finalidade a realização do protocolo X.25 para a ligação de um computador, em particular o sistema de multimicrocomputadores (MULTIPUC) da Pontifícia Universidade Católica do Rio de Janeiro, a uma rede de comunicação de dados comutada por pacotes. O Processador de Comunicação é baseado no microprocessador 8085 e no controlador de linha 8273 da Intel. A arquitetura de software do PC é composta de um conjunto de processos e monitores que implementam os procedimentos da recomendação X.25 do CCITT, aliviando assim o computador hospedeiro das tarefas de comunicação de dados. / [en] Communication processors are used to alleviate the main processor from data communications tasks. This work presens the design an implementation of a communications processor which serves as a front-end between a host computer and a packet switched network. The host computer is a local microprocessor network, MULTIPUC, under development at the Laboratório de Engenharia e Sistemas de Comunicação of the Pontifícia Universidade Católica do Rio de Janeiro. The Communication Processor implements the three levels of the X.25 CCITT recommendation. The software architecture, composed of several processes and monitors, is also described here.

[pt] Esta dissertação apresenta a descrição de um pré-processador projetado e implementado especificamente para suportar uma extensão para a linguagem de programação Pascal. Este pré-processador produz um texto fonte em Pascal pronto para ser compilado. A extensão foi projetada especialmente para suportar o desenvolvimento de sistemas distribuídos destinados ao suporte de aplicações de tempo real. Esta extensão provê definição de tarefa, declaração de porta e comunicação por troca de mensagens. / [en] This dissertation presents the description of a preprocessor designed and implemented specifically to support an extension of the Pascal programming language. This preprocessor produces a Pascal source text ready for compilation. The extension was designed specially to support real-time applications. This extension provides task definition, port declaration, and communication via message passing.

Orientador: Odelar Leite Linhares / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação / Made available in DSpace on 2018-07-15T15:23:29Z (GMT). No. of bitstreams: 1 Fraga_PaltonioDaun_M.pdf: 11382691 bytes, checksum: 0e678d67dbb9afd6aa61c163110b0816 (MD5) Previous issue date: 1973 / Resumo: SLIP é um sistema de processamento de listas em que cada célula contém um dado e dois apontadores, um para a esquerda, outro para a direita (podendo ser pensados como para cima e para baixo, ou para traz e para a frente). O nome processador de listas simétricas se deve ao fato de que é irrelevante o sentido de percurso na lista. O sistema é composto de uma série de subrotinas e funções em Fortran e algumas funções primitivas as em marco-0, que permitem manipular os campos específicos das células. / Abstract: Not informed. / Mestrado / Mestre em Ciência da Computação

Orientador: Guido Costa Souza de Araujo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-11T00:36:00Z (GMT). No. of bitstreams: 1 Souza_MaxwellMonteiroAndradede_M.pdf: 1735414 bytes, checksum: 76715c4172c656603702b765b56a679f (MD5) Previous issue date: 2008 / Resumo: Tradução binária dinâmica consiste em permitir que programas originalmente compilados para uma determinada arquitetura, executem sobre um nova arquitetura sem a necessidade de recompilação. Esta técnica pode ser usada como ferramenta de migração de aplicações entre arquiteturas ou até mesmo para permitir que uma aplicação execute sobre várias arquiteturas de forma transparente. A tradução binária dinâmica também permite que otimizações, não possíveis em tempo de compilação, sejam feitas em tempo de execução. ISAMAP é um sistema de tradução binária orientado a especificações de mapeamento de instruções entre um Conjunto de Instruções (ISA) origem e um ISA alvo. Em ISAMAP seqüências de instruções da ISA alvo são associadas á instruções da ISA origem, permitindo um mapeamento rápido e otimizado. Atualmente o ISAMAP realiza tradução binária de código PowerPC 32 para código x86 / Abstract: The main role of Dynamic Binary Translation is the capability of running applications compiled for a specific architecture over a totally diferent one without sources recompiling. This technique can be used neither in legacy code migration or in a transparent run-time environment to run applications of different arquitectures. Dynamic Binary Translation also offers otimizations possibilities once informations about application run-time behaviour are available. The ISAMAP is a mapping instructions driven dynamic binary translation system that makes able a mapping between two differents arquitectures. Instructions sequence of the source ISA are mapped to target ISA instructions, providing a fast and optimized mapping. In the current state ISAMAP translates PowerPC 32 binary code to x86 binary / Mestrado / Geração Dinamica de Codigo / Mestre em Ciência da Computação