Ce travail traverse de variations historiques, scientifiques et poétiques possiblement situées et, notamment, imaginées sur le bord où un cours est fait et où celui-ci existe comme limitrophe: un lieu de rupture et de conflit, de variation et de foule, d’ouverture et d’actualité. Selon cette perspective, le contour n’est pas conçu comme la finition de quelque chose, mais le lieu où justement il arrive ce quelque chose: c’est ce qui le rend accessible à autrui, avec son extériorité, sa densité et son voisinage. De même, la marge créatrice d’un cours comprend la limite qui le fait perdurer dans le temps, tout comme se développer à partir de la pensée, dans le sens éthique de la vie qui s’élargit. Le texte-thèse est traversé par le dessin d’une surface nietzschéenne concernant la conception (marginal) du cours comme une traversé: un lieu de métamorphoses de l’esprit et des valeurs; une instance qui se met à jour, à chaque fois, par rapport à la politique, la pensée, la fabulation et à la recherche dans la contemporanéité. Dans le sens d’une philosophie de la différence, il est important surtout, le problème de la puissance d’un cours dans un rapport direct avec ce qui est répété/produit/créé pendant son parcours. Ainsi, en ce qui concerne le concept deleuzien de répétition, l’exercice de la recherche est traité comme une action créatrice: un acte extensif-intensif, virtuellement produit dans un plan qui se diffère dans lui-même, le Plan Politique de Cous (PPA). À la limite, la recherche est comprise comme une procédure de cours, dont la puissance (fabulatrice) est à l’ouverture des inventions et des inventeurs qui le traversent, parmi des formes de contenu et de possibilités d’expression, c’est-à-dire, nous partons de l’idée qu’un cours met en pratique un type de rapport traducteur inventif avec la vie, avec le monde et son enfance, provocant des mouvements (intensifs) de retour à ce qu’il y a d’inattendu et d’improbable autour de nous, une fois que, éthiquement, il permet une traversée et une mis à jour de la naissance des sens et des problèmes qui ont fait et qui font vivre. / Este trabalho percorre variações históricas, científicas e poéticas possivelmente localizadas e, especialmente, imaginadas na borda sobre a qual uma aula se faz e na qual existe como limítrofe: espaço de ruptura e conflito, variação e tumulto, abertura e atualidade. Em tal perspectiva, o contorno não é concebido como o acabamento de algo, mas o próprio acontecimento desse algo: é o que o torna acessível ao outrem, com sua exterioridade, densidade e vizinhança. Do mesmo modo, a margem criadora de uma aula compreende o limite que a faz durar no tempo, bem como dobrar-se e desdobrar-se com o pensamento, no sentido ético da vida que se expande. O texto-tese é atravessado pelo desenho de uma superfície nietzschiana no que se refere à concepção (marginal) de aula como travessia: lugar de metamorfoses do espírito e dos valores; instância que se atualiza, a cada vez, em relação à política, ao pensamento, à fabulação e à pesquisa na contemporaneidade. No sentido de uma filosofia da diferença, importa, principalmente, o problema da potência de uma aula em relação direta ao que é repetido/produzido/criado durante o seu percurso. Assim, concernente ao conceito deleuziano de repetição, o exercício da pesquisa é tratado como ação criadora: ato extenso-intensivo, virtualmente produzido num plano que se difere nele próprio, o Plano Político de Aula (PPA). Fronteiriçamente, a pesquisa é entendida como um procedimento de aula, cuja potência (fabuladora) está na abertura aos inventos e inventores que a atravessam, entre formas de conteúdo e possibilidades de expressão. Ou seja, parte-se da ideia de que uma aula opera um tipo de relação tradutória inventiva com a vida, com o mundo e sua infância, provocando movimentos (intensivos) de retorno ao que há de inusitado e improvável ao nosso redor, uma vez que, eticamente, transversaliza e atualiza o nascimento de sentidos e de problemas que fizeram e fazem viver.

Ce travail traverse de variations historiques, scientifiques et poétiques possiblement situées et, notamment, imaginées sur le bord où un cours est fait et où celui-ci existe comme limitrophe: un lieu de rupture et de conflit, de variation et de foule, d’ouverture et d’actualité. Selon cette perspective, le contour n’est pas conçu comme la finition de quelque chose, mais le lieu où justement il arrive ce quelque chose: c’est ce qui le rend accessible à autrui, avec son extériorité, sa densité et son voisinage. De même, la marge créatrice d’un cours comprend la limite qui le fait perdurer dans le temps, tout comme se développer à partir de la pensée, dans le sens éthique de la vie qui s’élargit. Le texte-thèse est traversé par le dessin d’une surface nietzschéenne concernant la conception (marginal) du cours comme une traversé: un lieu de métamorphoses de l’esprit et des valeurs; une instance qui se met à jour, à chaque fois, par rapport à la politique, la pensée, la fabulation et à la recherche dans la contemporanéité. Dans le sens d’une philosophie de la différence, il est important surtout, le problème de la puissance d’un cours dans un rapport direct avec ce qui est répété/produit/créé pendant son parcours. Ainsi, en ce qui concerne le concept deleuzien de répétition, l’exercice de la recherche est traité comme une action créatrice: un acte extensif-intensif, virtuellement produit dans un plan qui se diffère dans lui-même, le Plan Politique de Cous (PPA). À la limite, la recherche est comprise comme une procédure de cours, dont la puissance (fabulatrice) est à l’ouverture des inventions et des inventeurs qui le traversent, parmi des formes de contenu et de possibilités d’expression, c’est-à-dire, nous partons de l’idée qu’un cours met en pratique un type de rapport traducteur inventif avec la vie, avec le monde et son enfance, provocant des mouvements (intensifs) de retour à ce qu’il y a d’inattendu et d’improbable autour de nous, une fois que, éthiquement, il permet une traversée et une mis à jour de la naissance des sens et des problèmes qui ont fait et qui font vivre. / Este trabalho percorre variações históricas, científicas e poéticas possivelmente localizadas e, especialmente, imaginadas na borda sobre a qual uma aula se faz e na qual existe como limítrofe: espaço de ruptura e conflito, variação e tumulto, abertura e atualidade. Em tal perspectiva, o contorno não é concebido como o acabamento de algo, mas o próprio acontecimento desse algo: é o que o torna acessível ao outrem, com sua exterioridade, densidade e vizinhança. Do mesmo modo, a margem criadora de uma aula compreende o limite que a faz durar no tempo, bem como dobrar-se e desdobrar-se com o pensamento, no sentido ético da vida que se expande. O texto-tese é atravessado pelo desenho de uma superfície nietzschiana no que se refere à concepção (marginal) de aula como travessia: lugar de metamorfoses do espírito e dos valores; instância que se atualiza, a cada vez, em relação à política, ao pensamento, à fabulação e à pesquisa na contemporaneidade. No sentido de uma filosofia da diferença, importa, principalmente, o problema da potência de uma aula em relação direta ao que é repetido/produzido/criado durante o seu percurso. Assim, concernente ao conceito deleuziano de repetição, o exercício da pesquisa é tratado como ação criadora: ato extenso-intensivo, virtualmente produzido num plano que se difere nele próprio, o Plano Político de Aula (PPA). Fronteiriçamente, a pesquisa é entendida como um procedimento de aula, cuja potência (fabuladora) está na abertura aos inventos e inventores que a atravessam, entre formas de conteúdo e possibilidades de expressão. Ou seja, parte-se da ideia de que uma aula opera um tipo de relação tradutória inventiva com a vida, com o mundo e sua infância, provocando movimentos (intensivos) de retorno ao que há de inusitado e improvável ao nosso redor, uma vez que, eticamente, transversaliza e atualiza o nascimento de sentidos e de problemas que fizeram e fazem viver.

Résumé / Abstract

Les Alimentations Sans Interruption (ASI) ont pour rôle de protéger les charges sensibles. Leur utilisation nécessite l’usage de convertisseur de puissance AC/DC triphasé abaisseur et/ou élévateur de tension. Les ASI utilisent généralement une chaîne de conversion DC/DC+DC/AC ayant un rendement aux alentours de et sont souvent employées de façon continue. L’objectif de cette thèse est donc d’étudier un convertisseur DC/AC triphasé réversible en puissance susceptible de fonctionner en abaisseur et en élévateur de tension pour atteindre un rendement souhaité de 98% avec un minimum de 97,5%. L’étude s’oriente vers des architectures de convertisseurs peu conventionnelles, l’utilisation de semi-conducteurs grand gap (SiC) et de composants passifs à faible pertes. Une méthode de comparaison rapide qui est à la fois analytique et numérique est présentée pour dimensionner ces architectures en se basant sur les caractéristiques fournies par les constructeurs. La solution ‘Gradateur Onduleur Différentiel’ a été jugée comme la plus adaptée à nos besoins. Les choix techniques pour ce convertisseur sont détaillés, puis une étude de faisabilité présentée. Le convertisseur retenu est non linéaire et sa commande utilise des principes de fonctionnement atypiques, différentes stratégies de régulation sont donc présentées. Des tests sont effectués pour valider la commande mise en place et réaliser les essais fonctionnels et mesures de rendement. Enfin les résultats sont comparés aux prévisions et la solution proposée est finalement globalement comparée à la chaîne de conversion AC/DC+DC/DC classique.

Ce travail traverse de variations historiques, scientifiques et poétiques possiblement situées et, notamment, imaginées sur le bord où un cours est fait et où celui-ci existe comme limitrophe: un lieu de rupture et de conflit, de variation et de foule, d’ouverture et d’actualité. Selon cette perspective, le contour n’est pas conçu comme la finition de quelque chose, mais le lieu où justement il arrive ce quelque chose: c’est ce qui le rend accessible à autrui, avec son extériorité, sa densité et son voisinage. De même, la marge créatrice d’un cours comprend la limite qui le fait perdurer dans le temps, tout comme se développer à partir de la pensée, dans le sens éthique de la vie qui s’élargit. Le texte-thèse est traversé par le dessin d’une surface nietzschéenne concernant la conception (marginal) du cours comme une traversé: un lieu de métamorphoses de l’esprit et des valeurs; une instance qui se met à jour, à chaque fois, par rapport à la politique, la pensée, la fabulation et à la recherche dans la contemporanéité. Dans le sens d’une philosophie de la différence, il est important surtout, le problème de la puissance d’un cours dans un rapport direct avec ce qui est répété/produit/créé pendant son parcours. Ainsi, en ce qui concerne le concept deleuzien de répétition, l’exercice de la recherche est traité comme une action créatrice: un acte extensif-intensif, virtuellement produit dans un plan qui se diffère dans lui-même, le Plan Politique de Cous (PPA). À la limite, la recherche est comprise comme une procédure de cours, dont la puissance (fabulatrice) est à l’ouverture des inventions et des inventeurs qui le traversent, parmi des formes de contenu et de possibilités d’expression, c’est-à-dire, nous partons de l’idée qu’un cours met en pratique un type de rapport traducteur inventif avec la vie, avec le monde et son enfance, provocant des mouvements (intensifs) de retour à ce qu’il y a d’inattendu et d’improbable autour de nous, une fois que, éthiquement, il permet une traversée et une mis à jour de la naissance des sens et des problèmes qui ont fait et qui font vivre. / Este trabalho percorre variações históricas, científicas e poéticas possivelmente localizadas e, especialmente, imaginadas na borda sobre a qual uma aula se faz e na qual existe como limítrofe: espaço de ruptura e conflito, variação e tumulto, abertura e atualidade. Em tal perspectiva, o contorno não é concebido como o acabamento de algo, mas o próprio acontecimento desse algo: é o que o torna acessível ao outrem, com sua exterioridade, densidade e vizinhança. Do mesmo modo, a margem criadora de uma aula compreende o limite que a faz durar no tempo, bem como dobrar-se e desdobrar-se com o pensamento, no sentido ético da vida que se expande. O texto-tese é atravessado pelo desenho de uma superfície nietzschiana no que se refere à concepção (marginal) de aula como travessia: lugar de metamorfoses do espírito e dos valores; instância que se atualiza, a cada vez, em relação à política, ao pensamento, à fabulação e à pesquisa na contemporaneidade. No sentido de uma filosofia da diferença, importa, principalmente, o problema da potência de uma aula em relação direta ao que é repetido/produzido/criado durante o seu percurso. Assim, concernente ao conceito deleuziano de repetição, o exercício da pesquisa é tratado como ação criadora: ato extenso-intensivo, virtualmente produzido num plano que se difere nele próprio, o Plano Político de Aula (PPA). Fronteiriçamente, a pesquisa é entendida como um procedimento de aula, cuja potência (fabuladora) está na abertura aos inventos e inventores que a atravessam, entre formas de conteúdo e possibilidades de expressão. Ou seja, parte-se da ideia de que uma aula opera um tipo de relação tradutória inventiva com a vida, com o mundo e sua infância, provocando movimentos (intensivos) de retorno ao que há de inusitado e improvável ao nosso redor, uma vez que, eticamente, transversaliza e atualiza o nascimento de sentidos e de problemas que fizeram e fazem viver.

Les systèmes de gestion de l'énergie exigent des convertisseurs de puissance pour fournir une conversion de puissance adaptée à diverses utilisations. Il existe différents types de convertisseurs de puissance, tel que les amplificateurs de puissance de classe D, les demi-ponts, les ponts complets, les amplificateurs de puissance de classe E, les convertisseurs buck et dernièrement les convertisseurs boost. Prenons par exemple les dispositifs implantables, lorsque l'énergie est prélevée de la source principale, des convertisseurs de puissance buck ou boost sont nécessaires pour traiter l'énergie de l'entrée et fournir une énergie propre et adaptée aux différentes parties du système. D'autre part, dans les stations de charge des voitures électriques, les nouveaux téléphones portables, les stimulateurs neuronaux, etc., l'énergie sans fil a été utilisée pour assurer une alimentation à distance, et des amplificateurs de puissance de classe E sont développés pour accomplir cette tâche. Les amplificateurs de puissance de classe D sont un excellent choix pour les casques d'écoute ou les haut-parleurs en raison de leur grande efficacité. Dans le cas des interfaces de capteurs, les demi-ponts et les ponts complets sont les interfaces appropriées entre les systèmes à faible et à forte puissance. Dans les applications automobiles, l'interface du capteur reçoit le signal du côté puissance réduite et le transmet à un réseau du côté puissance élevée. En outre, l'interface du capteur doit recevoir un signal du côté haute puissance et le convertir vers la côté basse puissance. Tous les systèmes mentionnés ci-dessus nécessitent l'inclusion d'un pilote de porte spécifique dans les circuits, selon les applications. Les commandes de porte comprennent généralement un décalage du niveau de commande niveau supérieur, le levier de changement de niveau inférieur, une chaîne de tampon, un circuit de verrouillage sous tension, un circuit de temps mort, des portes logiques, un inverseur de Schmitt et un mécanisme de démarrage. Ces circuits sont nécessaires pour assurer le bon fonctionnement des systèmes de conversion de puissance. Un circuit d'attaque de porte reconfigurable prendrait en charge une vaste gamme de convertisseurs de puissance ayant une tension d'entrée V[indice IN] et un courant de sortie I[indice Load] variables. L'objectif de ce projet est d'étudier intensivement les causes de différentes pertes dans les convertisseurs de puissance et de proposer ensuite de nouveaux circuits et méthodologies dans les différents circuits des conducteurs de porte pour atteindre une conversion de puissance avec une haute efficacité et densité de puissance. Nous proposons dans cette thèse de nouveaux circuits de gestion des temps mort, un Shapeshifter de niveau plus élevé et un Shapeshifter de niveau inférieur avec de nouvelles topologies qui ont été pleinement caractérisées expérimentalement. De plus, l'équation mathématique du temps mort optimal pour les faces haute et basse d'un convertisseur buck est dérivée et expérimentalement prouvée. Les circuits intégrés personnalisés et les méthodologies proposées sont validés avec différents convertisseurs de puissance, tels que les convertisseurs semi-pont et en boucle ouverte, en utilisant des composants standard pour démontrer leur supériorité sur les solutions traditionnelles. Les principales contributions de cette recherche ont été présentées à sept conférences prestigieuses, trois articles évalués par des pairs, qui ont été publiés ou présentés, et une divulgation d'invention. Une contribution importante de ce travail recherche est la proposition d'un nouveau générateur actif CMOS intégré dédié de signaux sans chevauchement. Ce générateur a été fabriqué à l'aide de la technologie AMS de 0.35µm et consomme 16.8mW à partir d'une tension d'alimentation de 3.3V pour commander de manière appropriée les côtés bas et haut d'un demi-pont afin d'éliminer la propagation. La puce fabriquée est validée de façon expérimentale avec un demi-pont, qui a été mis en œuvre avec des composants disponibles sur le marché et qui contrôle une charge R-L. Les résultats des mesures montrent une réduction de 40% de la perte totale d'un demi-pont de 45V d'entrée à 1MHz par rapport au fonctionnement du demi-pont sans notre circuit intégré dédié. Le circuit principal du circuit d'attaque de grille côté haut est le décaleur de niveau, qui fournit un signal de grande amplitude pour le commutateur de puissance côté haut. Une nouvelle structure de décalage de niveau avec un délai de propagation minimal doit être présentée. Nous proposons une nouvelle topologie de décalage de niveau pour le côté haut des drivers de porte afin de produire des convertisseurs de puissance efficaces. Le SL présente des délais de propagation mesurés de 7.6ns. Les résultats mesurés montrent le fonctionnement du circuit présenté sur la plage de fréquence de 1MHz à 130MHz. Le circuit fabriqué consomme 31.5pW de puissance statique et 3.4pJ d'énergie par transition à 1kHz, V[indice DDL] = 0.8V , V[indice DDH] = 3.0V, et une charge capacitive C[indice L] = 0.1pF. La consommation énergétique totale mesurée par rapport à la charge capacitive de 0.1 à 100nF est indiquée. Un autre nouveau décalage vers le bas est proposé pour être utilisé sur le côté bas des pilotes de portes. Ce circuit est également nécessaire dans la partie Rₓ du réseau de bus de données pour recevoir le signal haute tension du réseau et délivrer un signal de faible amplitude à la partie basse tension. L'une des principales contributions de ces travaux est la proposition d'un modèle de référence pour l'abaissement de niveau à puissance unique reconfigurable. Le circuit proposé pilote avec succès une gamme de charges capacitives allant de 10fF à 350pF. Le circuit présenté consomme des puissances statiques et dynamiques de 62.37pW et 108.9µW, respectivement, à partir d'une alimentation de 3.3V lorsqu'il fonctionne à 1MHz et pilote une charge capacitive de 10pF. Les résultats de la simulation post-layout montrent que les délais de propagation de chute et de montée dans les trois configurations sont respectivement de l'ordre de 0.54 à 26.5ns et de 11.2 à 117.2ns. La puce occupe une surface de 80µm × 100µm. En effet, les temps morts des côtés hauts et bas varient en raison de la différence de fonctionnement des commutateurs de puissance côté haut et côté bas, qui sont respectivement en commutation dure et douce. Par conséquent, un générateur de temps mort reconfigurable asymétrique doit être ajouté aux pilotes de portes traditionnelles pour obtenir une conversion efficace. Notamment, le temps mort asymétrique optimal pour les côtés hauts et bas des convertisseurs de puissance à base de Gan doit être fourni par un circuit de commande de grille reconfigurable pour obtenir une conception efficace. Le temps mort optimal pour les convertisseurs de puissance dépend de la topologie. Une autre contribution importante de ce travail est la dérivation d'une équation précise du temps mort optimal pour un convertisseur buck. Le générateur de temps mort asymétrique reconfigurable fabriqué sur mesure est connecté à un convertisseur buck pour valider le fonctionnement du circuit proposé et l'équation dérivée. De plus le rendement d'un convertisseur buck typique avec T[indice DLH] minimum et T[indice DHL] optimal (basé sur l'équation dérivée) à I[indice Load] = 25mA est amélioré de 12% par rapport à un convertisseur avec un temps mort fixe de T[indice DLH] = T[indice DHL] = 12ns. / Power management systems require power converters to provide appropriate power conversion for various purposes. Class D power amplifiers, half and full bridges, class E power amplifiers, buck converters, and boost converters are different types of power converters. Power efficiency and density are two prominent specifications for designing a power converter. For example, in implantable devices, when power is harvested from the main source, buck or boost power converters are required to receive the power from the input and deliver clean power to different parts of the system. In charge stations of electric cars, new cell phones, neural stimulators, and so on, power is transmitted wirelessly, and Class E power amplifiers are developed to accomplish this task. In headphone or speaker driver applications, Class D power amplifiers are an excellent choice due to their great efficiency. In sensor interfaces, half and full bridges are the appropriate interfaces between the low- and high-power sides of systems. In automotive applications, the sensor interface receives the signal from the low-power side and transmits it to a network on the high-power side. In addition, the sensor interface must receive a signal from the high-power side and convert it down to the low-power side. All the above-summarized systems require a particular gate driver to be included in the circuits depending on the applications. The gate drivers generally consist of the level-up shifter, the level-down shifter, a buffer chain, an under-voltage lock-out circuit, a deadtime circuit, logic gates, the Schmitt trigger, and a bootstrap mechanism. These circuits are necessary to achieve the proper functionality of the power converter systems. A reconfigurable gate driver would support a wide range of power converters with variable input voltage V[subscript IN] and output current I[subscript Load]. The goal of this project is to intensively investigate the causes of different losses in power converters and then propose novel circuits and methodologies in the different circuits of gate drivers to achieve power conversion with high-power efficiency and density. We propose novel deadtime circuits, level-up shifter, and level-down shifter with new topologies that were fully characterized experimentally. Furthermore, the mathematical equation for optimum deadtimes for the high and low sides of a buck converter is derived and proven experimentally. The proposed custom integrated circuits and methodologies are validated with different power converters, such as half bridge and open loop buck converters, using off-the-shelf components to demonstrate their superiority over traditional solutions. The main contributions of this research have been presented in seven high prestigious conferences, three peer-reviewed articles, which have been published or submitted, and one invention disclosure. An important contribution of this research work is the proposal of a novel custom integrated CMOS active non-overlapping signal generator, which was fabricated using the 0.35−µm AMS technology and consumes 16.8mW from a 3.3−V supply voltage to appropriately drive the low and high sides of the half bridge to remove the shoot-through. The fabricated chip is validated experimentally with a half bridge, which was implemented with off-the-shelf components and driving a R-L load. Measurement results show a 40% reduction in the total loss of a 45 − V input 1 − MHz half bridge compared with the half bridge operation without our custom integrated circuit. The main circuit of high-side gate driver is the level-up shifter, which provides a signal with a large amplitude for the high-side power switch. A new level shifter structure with minimal propagation delay must be presented. We propose a novel level shifter topology for the high side of gate drivers to produce efficient power converters. The LS shows measured propagation delays of 7.6ns. The measured results demonstrate the operation of the presented circuit over the frequency range of 1MHz to 130MHz. The fabricated circuit consumes 31.5pW of static power and 3.4pJ of energy per transition at 1kHz, V[subscript DDL] = 0.8V , V[subscript DDH] = 3.0V , and capacitive load C[subscript L] = 0.1pF. The measured total power consumption versus the capacitive load from 0.1pF to 100nF is reported. Another new level-down shifter is proposed to be used on the low side of gate drivers. Another new level-down shifter is proposed to be used on the low side of gate drivers. This circuit is also required in the Rₓ part of the data bus network to receive the high-voltage signal from the network and deliver a signal with a low amplitude to the low-voltage part. An essential contribution of this work is the proposal of a single supply reconfigurable level-down shifter. The proposed circuit successfully drives a range of capacitive load from 10fF to 350pF. The presented circuit consumes static and dynamic powers of 62.37pW and 108.9µW, respectively, from a 3.3 − V supply when working at 1MHz and drives a 10pF capacitive load. The post-layout simulation results show that the fall and rise propagation delays in the three configurations are in the range of 0.54 − 26.5ns and 11.2 − 117.2ns, respectively. Its core occupies an area of 80µm × 100µm. Indeed, the deadtimes for the high and low sides vary due to the difference in the operation of the high- and low-side power switches, which are under hard and soft switching, respectively. Therefore, an asymmetric reconfigurable deadtime generator must be added to the traditional gate drivers to achieve efficient conversion. Notably, the optimal asymmetric deadtime for the high and low sides of GaN-based power converters must be provided by a reconfigurable gate driver to achieve efficient design. The optimum deadtime for power converters depends on the topology. Another important contribution of this work is the derivation of an accurate equation of optimum deadtime for a buck converter. The custom fabricated reconfigurable asymmetric deadtime generator is connected to a buck converter to validate the operation of the proposed circuit and the derived equation. The efficiency of a typical buck converter with minimum T[subscript DLH] and optimal T[subscript DHL] (based on the derived equation) at I[subscript Load] = 25mA is improved by 12% compared to a converter with a fixed deadtime of T[subscript DLH] = T[subscript DHL] = 12ns.

Les systèmes de gestion de l'énergie exigent des convertisseurs de puissance pour fournir une conversion de puissance adaptée à diverses utilisations. Il existe différents types de convertisseurs de puissance, tel que les amplificateurs de puissance de classe D, les demi-ponts, les ponts complets, les amplificateurs de puissance de classe E, les convertisseurs buck et dernièrement les convertisseurs boost. Prenons par exemple les dispositifs implantables, lorsque l'énergie est prélevée de la source principale, des convertisseurs de puissance buck ou boost sont nécessaires pour traiter l'énergie de l'entrée et fournir une énergie propre et adaptée aux différentes parties du système. D'autre part, dans les stations de charge des voitures électriques, les nouveaux téléphones portables, les stimulateurs neuronaux, etc., l'énergie sans fil a été utilisée pour assurer une alimentation à distance, et des amplificateurs de puissance de classe E sont développés pour accomplir cette tâche. Les amplificateurs de puissance de classe D sont un excellent choix pour les casques d'écoute ou les haut-parleurs en raison de leur grande efficacité. Dans le cas des interfaces de capteurs, les demi-ponts et les ponts complets sont les interfaces appropriées entre les systèmes à faible et à forte puissance. Dans les applications automobiles, l'interface du capteur reçoit le signal du côté puissance réduite et le transmet à un réseau du côté puissance élevée. En outre, l'interface du capteur doit recevoir un signal du côté haute puissance et le convertir vers la côté basse puissance. Tous les systèmes mentionnés ci-dessus nécessitent l'inclusion d'un pilote de porte spécifique dans les circuits, selon les applications. Les commandes de porte comprennent généralement un décalage du niveau de commande niveau supérieur, le levier de changement de niveau inférieur, une chaîne de tampon, un circuit de verrouillage sous tension, un circuit de temps mort, des portes logiques, un inverseur de Schmitt et un mécanisme de démarrage. Ces circuits sont nécessaires pour assurer le bon fonctionnement des systèmes de conversion de puissance. Un circuit d'attaque de porte reconfigurable prendrait en charge une vaste gamme de convertisseurs de puissance ayant une tension d'entrée V[indice IN] et un courant de sortie I[indice Load] variables. L'objectif de ce projet est d'étudier intensivement les causes de différentes pertes dans les convertisseurs de puissance et de proposer ensuite de nouveaux circuits et méthodologies dans les différents circuits des conducteurs de porte pour atteindre une conversion de puissance avec une haute efficacité et densité de puissance. Nous proposons dans cette thèse de nouveaux circuits de gestion des temps mort, un Shapeshifter de niveau plus élevé et un Shapeshifter de niveau inférieur avec de nouvelles topologies qui ont été pleinement caractérisées expérimentalement. De plus, l'équation mathématique du temps mort optimal pour les faces haute et basse d'un convertisseur buck est dérivée et expérimentalement prouvée. Les circuits intégrés personnalisés et les méthodologies proposées sont validés avec différents convertisseurs de puissance, tels que les convertisseurs semi-pont et en boucle ouverte, en utilisant des composants standard pour démontrer leur supériorité sur les solutions traditionnelles. Les principales contributions de cette recherche ont été présentées à sept conférences prestigieuses, trois articles évalués par des pairs, qui ont été publiés ou présentés, et une divulgation d'invention. Une contribution importante de ce travail recherche est la proposition d'un nouveau générateur actif CMOS intégré dédié de signaux sans chevauchement. Ce générateur a été fabriqué à l'aide de la technologie AMS de 0.35µm et consomme 16.8mW à partir d'une tension d'alimentation de 3.3V pour commander de manière appropriée les côtés bas et haut d'un demi-pont afin d'éliminer la propagation. La puce fabriquée est validée de façon expérimentale avec un demi-pont, qui a été mis en œuvre avec des composants disponibles sur le marché et qui contrôle une charge R-L. Les résultats des mesures montrent une réduction de 40% de la perte totale d'un demi-pont de 45V d'entrée à 1MHz par rapport au fonctionnement du demi-pont sans notre circuit intégré dédié. Le circuit principal du circuit d'attaque de grille côté haut est le décaleur de niveau, qui fournit un signal de grande amplitude pour le commutateur de puissance côté haut. Une nouvelle structure de décalage de niveau avec un délai de propagation minimal doit être présentée. Nous proposons une nouvelle topologie de décalage de niveau pour le côté haut des drivers de porte afin de produire des convertisseurs de puissance efficaces. Le SL présente des délais de propagation mesurés de 7.6ns. Les résultats mesurés montrent le fonctionnement du circuit présenté sur la plage de fréquence de 1MHz à 130MHz. Le circuit fabriqué consomme 31.5pW de puissance statique et 3.4pJ d'énergie par transition à 1kHz, V[indice DDL] = 0.8V , V[indice DDH] = 3.0V, et une charge capacitive C[indice L] = 0.1pF. La consommation énergétique totale mesurée par rapport à la charge capacitive de 0.1 à 100nF est indiquée. Un autre nouveau décalage vers le bas est proposé pour être utilisé sur le côté bas des pilotes de portes. Ce circuit est également nécessaire dans la partie Rₓ du réseau de bus de données pour recevoir le signal haute tension du réseau et délivrer un signal de faible amplitude à la partie basse tension. L'une des principales contributions de ces travaux est la proposition d'un modèle de référence pour l'abaissement de niveau à puissance unique reconfigurable. Le circuit proposé pilote avec succès une gamme de charges capacitives allant de 10fF à 350pF. Le circuit présenté consomme des puissances statiques et dynamiques de 62.37pW et 108.9µW, respectivement, à partir d'une alimentation de 3.3V lorsqu'il fonctionne à 1MHz et pilote une charge capacitive de 10pF. Les résultats de la simulation post-layout montrent que les délais de propagation de chute et de montée dans les trois configurations sont respectivement de l'ordre de 0.54 à 26.5ns et de 11.2 à 117.2ns. La puce occupe une surface de 80µm × 100µm. En effet, les temps morts des côtés hauts et bas varient en raison de la différence de fonctionnement des commutateurs de puissance côté haut et côté bas, qui sont respectivement en commutation dure et douce. Par conséquent, un générateur de temps mort reconfigurable asymétrique doit être ajouté aux pilotes de portes traditionnelles pour obtenir une conversion efficace. Notamment, le temps mort asymétrique optimal pour les côtés hauts et bas des convertisseurs de puissance à base de Gan doit être fourni par un circuit de commande de grille reconfigurable pour obtenir une conception efficace. Le temps mort optimal pour les convertisseurs de puissance dépend de la topologie. Une autre contribution importante de ce travail est la dérivation d'une équation précise du temps mort optimal pour un convertisseur buck. Le générateur de temps mort asymétrique reconfigurable fabriqué sur mesure est connecté à un convertisseur buck pour valider le fonctionnement du circuit proposé et l'équation dérivée. De plus le rendement d'un convertisseur buck typique avec T[indice DLH] minimum et T[indice DHL] optimal (basé sur l'équation dérivée) à I[indice Load] = 25mA est amélioré de 12% par rapport à un convertisseur avec un temps mort fixe de T[indice DLH] = T[indice DHL] = 12ns. / Power management systems require power converters to provide appropriate power conversion for various purposes. Class D power amplifiers, half and full bridges, class E power amplifiers, buck converters, and boost converters are different types of power converters. Power efficiency and density are two prominent specifications for designing a power converter. For example, in implantable devices, when power is harvested from the main source, buck or boost power converters are required to receive the power from the input and deliver clean power to different parts of the system. In charge stations of electric cars, new cell phones, neural stimulators, and so on, power is transmitted wirelessly, and Class E power amplifiers are developed to accomplish this task. In headphone or speaker driver applications, Class D power amplifiers are an excellent choice due to their great efficiency. In sensor interfaces, half and full bridges are the appropriate interfaces between the low- and high-power sides of systems. In automotive applications, the sensor interface receives the signal from the low-power side and transmits it to a network on the high-power side. In addition, the sensor interface must receive a signal from the high-power side and convert it down to the low-power side. All the above-summarized systems require a particular gate driver to be included in the circuits depending on the applications. The gate drivers generally consist of the level-up shifter, the level-down shifter, a buffer chain, an under-voltage lock-out circuit, a deadtime circuit, logic gates, the Schmitt trigger, and a bootstrap mechanism. These circuits are necessary to achieve the proper functionality of the power converter systems. A reconfigurable gate driver would support a wide range of power converters with variable input voltage V[subscript IN] and output current I[subscript Load]. The goal of this project is to intensively investigate the causes of different losses in power converters and then propose novel circuits and methodologies in the different circuits of gate drivers to achieve power conversion with high-power efficiency and density. We propose novel deadtime circuits, level-up shifter, and level-down shifter with new topologies that were fully characterized experimentally. Furthermore, the mathematical equation for optimum deadtimes for the high and low sides of a buck converter is derived and proven experimentally. The proposed custom integrated circuits and methodologies are validated with different power converters, such as half bridge and open loop buck converters, using off-the-shelf components to demonstrate their superiority over traditional solutions. The main contributions of this research have been presented in seven high prestigious conferences, three peer-reviewed articles, which have been published or submitted, and one invention disclosure. An important contribution of this research work is the proposal of a novel custom integrated CMOS active non-overlapping signal generator, which was fabricated using the 0.35−µm AMS technology and consumes 16.8mW from a 3.3−V supply voltage to appropriately drive the low and high sides of the half bridge to remove the shoot-through. The fabricated chip is validated experimentally with a half bridge, which was implemented with off-the-shelf components and driving a R-L load. Measurement results show a 40% reduction in the total loss of a 45 − V input 1 − MHz half bridge compared with the half bridge operation without our custom integrated circuit. The main circuit of high-side gate driver is the level-up shifter, which provides a signal with a large amplitude for the high-side power switch. A new level shifter structure with minimal propagation delay must be presented. We propose a novel level shifter topology for the high side of gate drivers to produce efficient power converters. The LS shows measured propagation delays of 7.6ns. The measured results demonstrate the operation of the presented circuit over the frequency range of 1MHz to 130MHz. The fabricated circuit consumes 31.5pW of static power and 3.4pJ of energy per transition at 1kHz, V[subscript DDL] = 0.8V , V[subscript DDH] = 3.0V , and capacitive load C[subscript L] = 0.1pF. The measured total power consumption versus the capacitive load from 0.1pF to 100nF is reported. Another new level-down shifter is proposed to be used on the low side of gate drivers. Another new level-down shifter is proposed to be used on the low side of gate drivers. This circuit is also required in the Rₓ part of the data bus network to receive the high-voltage signal from the network and deliver a signal with a low amplitude to the low-voltage part. An essential contribution of this work is the proposal of a single supply reconfigurable level-down shifter. The proposed circuit successfully drives a range of capacitive load from 10fF to 350pF. The presented circuit consumes static and dynamic powers of 62.37pW and 108.9µW, respectively, from a 3.3 − V supply when working at 1MHz and drives a 10pF capacitive load. The post-layout simulation results show that the fall and rise propagation delays in the three configurations are in the range of 0.54 − 26.5ns and 11.2 − 117.2ns, respectively. Its core occupies an area of 80µm × 100µm. Indeed, the deadtimes for the high and low sides vary due to the difference in the operation of the high- and low-side power switches, which are under hard and soft switching, respectively. Therefore, an asymmetric reconfigurable deadtime generator must be added to the traditional gate drivers to achieve efficient conversion. Notably, the optimal asymmetric deadtime for the high and low sides of GaN-based power converters must be provided by a reconfigurable gate driver to achieve efficient design. The optimum deadtime for power converters depends on the topology. Another important contribution of this work is the derivation of an accurate equation of optimum deadtime for a buck converter. The custom fabricated reconfigurable asymmetric deadtime generator is connected to a buck converter to validate the operation of the proposed circuit and the derived equation. The efficiency of a typical buck converter with minimum T[subscript DLH] and optimal T[subscript DHL] (based on the derived equation) at I[subscript Load] = 25mA is improved by 12% compared to a converter with a fixed deadtime of T[subscript DLH] = T[subscript DHL] = 12ns.

L’accident vasculaire cérébral (AVC) peut provoquer d’importants déficits cognitifs, moteurs et une diminution de la capacité aérobie des survivants. Bien que l’évaluation clinique de cette fonction soit importante, les résultats obtenus pourraient être influencés par un phénomène de familiarisation chez les gens ayant subi un AVC sans déficiences cognitives. Cet effet n’est cependant pas connu chez les survivants d’un AVC ayant des déficits cognitifs malgré le fait qu’ils soient fréquents. Les objectifs de cette étude sont de documenter pour les survivants d’un AVC en phase chronique avec déficits cognitifs, 1) la fidélité test-retest des résultats d’une évaluation de la capacité aérobie maximale, 2) l’effet de pratique sur les résultats d’un test à l’effort maximal, et 3) la relation entre l’effet de pratique et la capacité cognitive générale. MÉTHODOLOGIE : 21 participants (12 hommes, 64,3 ± 8,0 ans) ayant des dysfonctions cognitives vasculaires issues d’un AVC plus de six mois avant la première évaluation (44,9 ± 36,2 mois) ont réalisé deux évaluations de la capacité aérobie maximale limitées par les symptômes. Ces tests ont été effectués dans les mêmes conditions à une semaine d’intervalle (9,0 ± 6,8 jours). La présence de déficiences cognitives a été documentée par la batterie de test proposée par le National Institute of Neurological Disorders and Stroke - Canadian Stroke Network (NINDS-CSN) Vascular Cognitive Impairment Harmonization Standards et le Mini-Mental Status Examination (MMSE) a été administré pour évaluer la capacité cognitive générale des participants. RÉSULTATS : La fidélité test-retest de la consommation d’oxygène pic (VO2pic) était excellente (ICC2,1 = 0,94, CI95% = 0,86 – 0,98). Bien qu’aucune différence systématique n’a été observée pour la VO2pic entre les deux évaluations de la capacité aérobie maximale, les différences individuelles semblaient cependant être reliées à la fonction cognitive générale mesurée par le MMSE (rho = 0,485; P < 0,026). La fréquence cardiaque pic (FCpic) du deuxième test aérobie maximal est inférieure au premier (120,0 ± 19,1bpm vs 128,3 ± 20,8bpm; P = 0,001). CONCLUSION : La VO2pic peut être évaluée de façon fidèle et sécuritaire chez les survivants d’un AVC en phase chronique avec déficits cognitifs. De plus, il semble que les survivants dont les capacités cognitives sont moins affectées répondent différemment que les individus cognitivement moins déficients. Cependant, une étude approfondie est nécessaire afin de déterminer si cette différence est due aux déficiences cognitives en soi ou au protocole d’évaluation de la condition cardiopulmonaire.

L’entraînement par intervalles (EPI) est plus efficace que l’entraînement continu pour améliorer la performance à vélo. Alors que l’EPI inframaximal (à des intensités inférieures à la puissance aérobie maximale [PAM]) est fréquemment utilisé par les athlètes d’endurance, l’EPI supramaximal (à des intensités supérieures à la PAM) est également associé à des améliorations de la performance aérobie. On ne connait toutefois pas la forme d’EPI qui est associée aux meilleurs gains de performance. L’objectif de l’étude était donc de comparer l’effet de l’entraînement par intervalles supramaximal et inframaximal à vélo sur les déterminants de la performance chez des athlètes d’endurance. Après six semaines d’entraînement, malgré un volume d’entraînement de 47 % inférieur, l’EPI supramaximal a permis d’augmenter la consommation maximale d’oxygène autant que l’EPI inframaximal. Alors que la PAM a augmenté seulement avec l’EPI inframaximal, seul l’EPI supramaximal a permis d’améliorer la capacité anaérobie. / High-intensity interval training (IT) is superior to continuous training for improving endurance performance. Inframaximal IT (performed at intensities below maximal aerobic power [MAP]) is widely used by endurance athletes, but supramaximal IT (performed at intensities above MAP) is also associated with improved endurance performance. By now, it is unkown which type of IT leads to the best performance outcomes. The purpose of this study was to assess the effects of supramaximal and inframaximal IT on key endurance performance determinants. After six weeks of training, despite a 47 % lower training volume, supramaximal IT led to an increase in maximal oxygen consumption (VO2max) similar to inframaximal IT. MAP was increased following inframaximal IT only, and only supramaximal IT increased anaerobic capacity.

Le standard LTE permet l’accès au très haut débit mobile et évolue afind’adresser les applications embarquées de type objets connectés. Mais dans la perspectived’un émetteur-récepteur LTE fabriqué dans une technologie CMOS faible-coût ethautement intégrable, l’amplificateur de puissance (PA) reste le seul bloc actif non intégréà ce jour. De plus, l’utilisation de modulations en quadrature oblige la conceptiond’amplificateurs très linéaires, générant une consommation statique plus importante.Dans ce contexte, ces travaux de thèse portent sur la recherche de composants etde circuits permettant d’atteindre de fortes puissances de sortie et de résoudre le compromisentre la linéarité et la consommation du PA. Deux axes de travail sont identifiéset développés dans cette thèse. Le premier axe porte sur l’utilisation d’un transistor depuissance intégrable en technologie CMOS. Trois cellules de puissance basées sur ce composantsont présentées, de l’étude théorique aux résultats de mesure. Dans le second axede recherche, ce transistor est intégré dans une architecture avancée de PA entièrementréalisée en CMOS. Une méthode de conception de transformateurs intégrés est égalementdéveloppée. Le PA proposé est reconfigurable pour adresser les différents besoinsimposés par le standard LTE : puissance de sortie, haute linéarité et faible consommation. / The LTE standard has been intended for mobile communications. Focusingnot only on higher data rate, LTE now aims at an implementation for the Internetof Things (IoT). The main challenge, in the perspective of a LTE front-end fully manufacturedin a low-cost and high integration level CMOS technology, remains the design ofpower amplifiers (PA). Furthermore, the use of complex quadrature modulation resultsin stringent linearity requirements resulting in an important quiescent dc consumption.In this context, this work focuses on the research of devices and circuits generatinghigh output power and solving the compromise between linearity and consumption ofthe PA. Two strands of work are identified and developed in this thesis. The first oneuses a power transistor available in CMOS technology. Three power cells based on thisdevice are proposed, with detailed theoretical and experimental results. In the secondone, this transistor is then used in a fully-integrated CMOS PA. A design methodologyfor integrated transformers is also presented. The proposed fully-integrated PA is reconfigurablein order to address the main LTE challenges : output power, high linearity andlow consumption.