Pour supporter l’évolution constante des standards de communication numérique, du GSM vers la 5G, les équipements de communication doivent continuellement s’adapter. Face à l’utilisation croissante de l’internet, on assiste à une explosion du trafic de données, ce qui augmente la consommation d'énergie des appareils de communication sans fil et conduit donc à un impact significatif sur les émissions mondiales de CO2. De plus en plus de recherches se sont concentrées sur l'efficacité énergétique de la communication sans fil. La radio Intelligente, ou Cognitive Radio (CR), est considérée comme une technologie pertinente pour les communications radio vertes en raison de sa capacité à adapter son comportement à son environnement. Sur la base de métriques fournissant suffisamment d'informations sur l'état de fonctionnement du système, une décision optimale peut être effectuée en vue d'une action de reconfiguration, dans le but de réduire au minimum la dissipation d'énergie tout en ne compromettant pas les performances. Par conséquent, tout équipement intelligent doit disposer d’une architecture de gestion de la reconfiguration. Nous avons retenu l’architecture HDCRAM (Hierarchical and Distributed Cognitive Radio Architecture Management), développée dans notre équipe, et nous l’avons déployée sur des plates-formes hétérogènes. L'un des objectifs est d'améliorer l'efficacité énergétique par la mise en œuvre de l’architecture HDCRAM. Nous l’avons appliquée à un système OFDM simplifié pour illustrer comment HDCRAM permet de gérer efficacement le système et son adaptation à un environnement évolutif. / As the digital communication systems evolve from GSM and now toward 5G, the supported standards are also growing. The desired communication equipments are required to support different standards in a single device at the same time. And more and more wireless Internet services have been being provided resulting in the explosive growth in data traffic, which increase the energy consumption of the communication devices thus leads to significant impact on global CO2 emission. More and more researches have focused on the energy efficiency of wireless communication. Cognitive Radio (CR) has been considered as an enabling technology for green radio communications due to its ability to adapt its behavior to the changing environment. In order to efficiently manage the sensing information and the reconfiguration of a cognitive equipment, it is essential, first of all, to gather the necessary metrics so as to provide enough information about the operating condition thus helping decision making. Then, on the basis of the metrics obtained, an optimal decision can be made and is followed by a reconfiguration action, whose aim is to minimize the power dissipation while not compromising on performance. Therefore, a management architecture is necessary to be added into the cognitive equipment acting as a glue to realize the CR capabilities. We introduce a management architecture, namely Hierarchical and Distributed Cognitive Radio Architecture Management (HDCRAM), which has been proposed for CR management by our team. This work focuses on the implementation of HDCRAM on heterogeneous platforms. One of the objectives is to improve the energy efficiency by the management of HDCRAM. And an example of a simplified OFDM system is used to explain how HDCRAM works to efficiently manage the system to adapt to the changing environment.

Mes activités de recherche se situent à l'interface entre le développement des technologies et le traitement du signal, elles concernent la conception et l'intégration des systèmes analogiques et mixtes pour l'acquisition des signaux physiques et les premières étapes du traitement. Le domaine d'application des systèmes conçus est essentiellement les télécommunications. L'objectif général est de poursuivre l'augmentation des capacités des systèmes : une plus grande bande traitée avec une bonne résolution pour augmenter le débit des communications, en tirant profit de l'évolution des technologies CMOS avancées ou des technologies émergentes qui proposent un élément de traitement élémentaire toujours plus rapide. Les axes de recherche développés pour cet objectif portent sur l'innovation architecturale, au niveau système ou au niveau circuit, et la modélisation comportementale multi niveaux multi domaines pour gérer la conception et la simulation de systèmes électroniques de plus en plus complexes.

The scope of this thesis is to propose solutions to improve the performances of the CMOS transistor only simulated inductors (TOSI) aiming RF filtering applications. We are interested in TOSI architectures because they prove better performances than the classical gm–C filters, being superior with respect to the number of transistors, power consumption, frequency capability and chip area. Furthermore, TOSI architectures have many potential applications in RF design. In the general context of the multi–standard trend followed by wireless transceivers, TOSI based RF filters may offer the possibility of implementing reconfigurable devices. However, satisfying the telecommunications requirements is not an easy task therefore high order TOSI based filters should be implemented. Consequently, using good second order TOSI cells is a matter of the utmost importance and we propose a novel quality factor tuning principle which offers an almost independent tuning of self resonant frequency and quality factor for simulated inductors. An improved TOSI architecture with increased frequency capability is also reported.

Dans le cadre de la radio logicielle, un transmetteur numérique, basé sur la modulation ΔΣ, est proposé. Son architecture est construite autour de deux modulateurs ΔΣ passe-bas suréchantillonnés du 3ème ordre qui fournissent un signal multiplexé sur 1 bit à haute cadence, qui code directement le signal RF dans le domaine numérique. La séquence de sortie peut ensuite être appliquée à l'entrée d'un amplificateur de puissance commuté ayant une bonne efficacité.<br />Le standard UMTS a été choisi comme exemple d'application et un générateur de signaux RF 1 bit à 7,8Géch/s a été réalisé dans une technologie 90nm CMOS. Une arithmétique redondante comprenant des signaux complémentaires, une quantification de sortie non exacte et une évaluation anticipée de la sortie ont été implémentées pour parvenir à la cadence désirée. Une logique dynamique différentielle sur 3 phases d'horloge, générées par une DLL, a été utilisée au niveau circuit.<br />Le circuit intégré du transmetteur prototype démontre une fonctionnalité complète jusqu'à une fréquence d'horloge de 4GHz, permettant ainsi d'atteindre une bande passante de 50MHz autour d'une fréquence porteuse de 1GHz. Si la bande image est utilisée, la fréquence d'émission peut être déplacée jusqu'à 3GHz. Avec une fréquence d'horloge de 2,6GHz et un canal WCDMA de 5MHz modulé autour d'une fréquence porteuse à 650MHz, 53,6dB d'ACLR sont obtenus pour une puissance de canal en sortie de -3,9dBm. Pour la bande image (1,95GHz), l'ACPR est de 44,3dB pour une puissance maximale du canal en sortie de -15,8dBm, ce qui rentre dans les spécifications UMTS. L'aire active du circuit est de 0,15mm² et sa consommation de 69mW sous 1V à cette fréquence.

Les Convertisseurs Analogique-Numérique (CAN) à Bancs de Filtres Hybrides (BFH) sont de bons candidats pour répondre aux exigences des futurs systèmes de communication devant être versatile, intelligent et à large-bande. Cependant, les BFH montrent une grande sensibilité aux non-idéalités analogiques du banc d'analyse, de sorte que les CAN à BFH classiques ne seraient pas pratiquement utilisables à moins que ces erreurs ne soient corrigées. Les efforts, dans cette thèse, ont porté sur l'étude de ce problème afin de proposer des pistes de solutions. A cet égard, la conception des BFH est, d'abord, décrite sous la forme de matrice. Puis, en utilisant des circuits analogiques simplement réalisables ainsi que des Filtres numériques à Réponse Impulsionnelle Finie (RIF), les BFH sont conçus pour la conversion A/N. Selon la simulation des CAN à BFH, nous montrons que la sensibilité de ceux-ci aux erreurs analogiques est très élevée puisque la matrice d'analyse associée est mal-conditionnée, surtout dans le cas oµu le suréchantillonnage est utilisé. Pour estimer numériquement les imperfections des circuits analogiques, nous proposons l'utilisation de méthodes d'estimation aveugle, basées sur des statistiques de seconde-ordre ou d'ordre supérieur. Cependant, ces techniques semblent ne pas être applicables aux BFH classiques en raison du sous- échantillonnage inclus µa chaque branche du CAN à BFH. Ainsi, pour exploiter les techniques numériques pour la correction des imperfections analogiques des Filtres d'analyse, nous proposons de nouvelles structures µa Entrée-sortie Multiple (ESM). Dans ces structures, il n'existe plus aucune opération de sous-échantillonnage entre les entrée-sortie associées. Les simulations prouvent que les BFH µa ESM (à sous-bande et à multiplexage temporel) mènent non seulement à une meilleure résolution mais aussi µa une sensibilité moins élevée par rapport aux BFH classique. En conclusion, en utilisant les BFH à ESM, les méthodes aveugles telles que la déconvolution ou l'annulation du bruit peuvent être employées afin de réduire encore la sensibilité aux non-idéalités analogiques.

La Radio Logicielle (SDR : Software Defined Radio) et la Radio Cognitive (CR : Cognitive Radio) deviennent d'un usage courant car elles répondent à plusieurs enjeux technico-économiques majeurs dans le domaine des télécommunications. Ces systèmes radio permettent de combler l'écart de développement technologique qui existe entre la partie matérielle et la partie logicielle des systèmes de communication, en permettant la gestion optimale des bandes de fréquences sous-utilisées par la commutation en temps réel d'une configuration radio à une autre. Dans ce cadre, cette thèse présente la mise en œuvre d'une chaîne de traitements Radio Logicielle (appelée SDR waveform) dans un Système Multiprocesseurs sur Puce (MPSoC) à usage général (implémenté dans un FPGA de type Xilinx Virtex-4). Cette plateforme est basée autour d'un Réseau sur Puce (NoC) interconnectant 16 processeurs élémentaires (appelés PE) disposant de quatre blocs-mémoires externes DDR2. Nous avons proposé des implémentations temps réel et embarquées sur MPSoC de différentes briques de traitements d'une chaîne SDR, en concevant une stratégie efficace de parallélisation et de synchronisation pour chaque composante élémentaire de la « waveform ». Nous avons amélioré la fonctionnalité de la chaîne de traitement Radio Logicielle, en intégrant un Transceiver reconfigurable basé sur différents modèles de Réseaux de Neurones Artificiels (RNA) : les Cartes Auto-Organisatrices (SOM), les Réseaux de Neurones Compétitifs (LVQ) et enfin les Réseaux Multi-Couches de Perceptrons (MLP). Ces trois RNA permettent la reconnaissance de la norme spécifique basée sur les paramètres d'entrée extraits du signal et la reconfiguration du Transceiver de CR. La solution adaptative que nous avons proposée commute vers le RNA le plus approprié en fonction des caractéristiques du signal d'entrée détecté. Il est important de pouvoir prendre en compte des signaux complexes et multi-porteuses. Dans ce cadre, nous avons adressé le cas d'un signal complexe composé de plusieurs porteuses, ainsi en divisant les PEs en différents groupes indépendants, nous affectons chaque groupe de PEs au traitement d'une nouvelle porteuse. Nous avons conçu une stratégie efficace de synchronisation et de parallélisation de ces trois RNA pour CR Transceiver. Nous l'avons appliquée, par la suite pour l'implantation de nos algorithmes sur le MPSoC déjà cité. L'accélération que nous obtenons pour la SDR waveform et pour les algorithmes de Transceiver de CR démontre que les MPSoC à usage général sont une réponse pertinente, entre autres, aux contraintes de performances sur une telle plateforme. Le système que nous proposons apporte une réponse aux défis technico-économiques des grandes entreprises qui investissent ou prévoient d'investir dans des équipements basés sur des SDR ou des CR, puisqu'il permet d'éviter de recourir à des équipements d'accélération coûteux. Nous avons, par la suite, ajouté d'autres fonctionnalités à notre waveform avec un « CR Transceiver multinormes », en proposant une nouvelle approche pour la gestion du spectre radio. Ceci étant l'aspect le plus important de CR. Nous rendons ainsi notre waveform spectralement efficace en modélisant les caractéristiques radiofréquences (RF) du signal utilisateur primaire sous la forme d'une série temporelle multi-variée. Cette série temporelle est ensuite fournie comme entrée dans un Réseau de Neurones Récurrent d'Elman (ERNN) qui prédit l'évolution de la série temporelle de RF pour déterminer si l'utilisateur secondaire peut exploiter la bande de fréquences. Nous avons exploité la cyclo-stationnarité inhérente des signaux primaires pour la Modélisation Non-Linéaire Autorégressive Exogène (NARX : Non-linear AutoRegressive Exogenous) des séries temporelles des caractéristiques RF, car la prédiction d'une caractéristique RF demande d'abord de connaître les autres caractéristiques radios pertinentes. Nous avons observé une tendance similaire pour les valeurs prédites et observées. En résumé, nous avons proposé des algorithmes pour SDR waveform à efficacité spectrale avec un Transceiver Universel, ainsi que leurs implantations parallèles sur MPSoC. Notre conception de waveform répond aux exigences en performances et aux contraintes de ressources embarquées des applications dans le domaine / Software Defined Radio (SDR) and Cognitive Radio (CR) are entering mainstream. These high performance and high adaptability requiring devices with agile frequency operations hold promise to :1. address the inconsistency between hardware and software advancements, 2. real time mode switching from one radio configuration to another and3. efficient spectrum management in under-utilized spectrum bands. Framed within this statement, in this thesis we have implemented a SDR waveform on 16 Processing Element (PE) Network on chip (NoC) based general purpose Multiprocessors System on chip (MPSoC), with access to four external DDR2 memory banks, which is implemented on a single chip Xilinx Virtex-4 FPGA. We shifted short term development of a waveform into software domain by designing an efficient parallelization and synchronization strategy for each waveform component, individually. We enhance our designed waveform functionality by proposing and implementing three Artificial Neural Networks Schemes : Self Organizing Maps, Linear Vector Quantization and Multi-Layer Perceptrons as effective techniques for reconfiguring CR Transceiver after recognizing the specific standard based on input parameters, pertaining to different layers, extracted from the signal. Our proposed adaptive solution switches to appropriate Artificial Neural Network, based on the features of input signal sensed. We designed an efficient synchronization and parallelization strategy to implement the Artificial Neural Networks based CR Transceiver Algorithms on the aforementioned MPSoC chip. The speed up we obtained for our SDR waveform and CR Transceiver algorithms demonstrated that the general purpose MPSoC devices are the most efficient answer to the acquisition challenge for major organizations that invest or plan to invest in SDR and CR based devices, thereby allowing us to avoid expensive hardware accelerators. We address the case of a complex signal composed of many modulated carriers by dividing the PEs in individual groups, thus received signal with more than one Standard is processed efficiently. We add further functionality in our designed Multi-standard CR Transceiver possessing SDR Waveform by proposing a new approach for radio spectrum management, perhaps the most important aspect of CR. We make our designed waveform Spectrum efficient by modelling the primary user signal Radio Frequency features as a multivariate time series, which is then given as input to Elman Recurrent Neural Network that predicts the evolution of Radio Frequency Time Series to decide if the secondary user can exploit the Spectrum band. We exploit the inherent cyclostationary in primary signals for Non-linear Autoregressive Exogenous Time Series Modeling of Radio Frequency features, as predicting one RF feature needs the previous knowledge of other relevant RF features. We observe a similar trend between predicted and actual values. Ensemble, our designed Spectrum Efficient SDR waveform with a Universal Multi-standard Transceiver answers the SDR and CR performance requirements under resource constraints by efficient algorithm design and implementation using lateral thinking that seeks a greater cross-domain interaction

Le concept de radio logicielle (SDR) est une solution pertinente pour concevoir des équipements multi-standards. Une façon de réaliser de tels équipements est d'identifier les fonctions et opérateurs communs entre les standards. Cette approche s’appelle la paramétrisation et est divisée en deux catégories : l'approche pragmatique qui est une version pratique pour créer et développer des opérateurs communs à partir d’opérateurs existants, et l'approche théorique dont l’objectif est de réaliser une exploration graphique d’un équipement multi-standards selon différents niveaux de granularité, accompagnée d’un problème d'optimisation. C’est cette dernière approche qui a constitué le sujet de base de cette thèse. Ainsi, une fonction de coût doit être optimisée afin de sélectionner les opérateurs communs entre les différentes normes, ce qui permet de proposer une configuration optimale à partir de laquelle sont déduits les opérateurs communs. Dans notre travail, nous avons dans un premier temps modélisé théoriquement la structure graphique d’un système multi-standards par un hypergraphe orienté. En outre, nous avons fourni une expression mathématique alternative de la fonction de coût suggérée, en utilisant des définitions propres à la théorie des graphes. Ensuite, nous avons montré que le problème d'optimisation associé était un problème NP sous une certaine contrainte, ce qui a entraîné une preuve d'exclusion de certaines configurations dont les coûts ne peuvent être minimaux. Ceci a constitué la deuxième contribution de cette thèse. Enfin, nous avons proposé un nouvel algorithme permettant de résoudre le problème d'optimisation donné, et dont l'intérêt est de donner une solution optimale du problème au lieu d’une solution approchée fournie par les méthodes heuristiques classiques. Un programme associé à cet algorithme a été développé en langage C, puis appliqué à plusieurs exemples de cas génériques afin d’en étudier les performances. / The Software-Defined Radio (SDR) concept is emerging as a potential and efficient solution for designing flexible future-proof multi-standard systems. A way of realizing a multi-standard terminal is to identify the appropriate common functions and operators inside and between the standards. This is what's called the parametrization approach, which can be divided into two categories: the pragmatic approach which is a practical version to create and develop common operators, and the theoretical approach which represents a graphical exploration of the SDR multi-standard system at different levels of granularity accompanied with an optimization problem. It’s in this last approach where our thesis subject dwells. In this context, a suggested cost function (in previous work) has to be optimized in order to select the convenient common operators between the different standards, enabling to construct an optimal design. In our work, we theoretically model a previously proposed graph structure of an SDR multi-standard system as a directed hypergraph as well as provide an alternative mathematical formal expression of the suggested cost function, using various graph theoretical definitions and notations. Afterwards, we prove that the associated optimization problem is an NP-problem under a certain constraint, which entails a proof of exclusion of some particular design options when searching for a minimum cost design. This was the second contribution in this thesis before we finally present a new algorithm (which exploits various modelization aspects of directed hypergraphs) that can solve the optimization problem, whose interest is in it giving an exact-optimal solution to our problem instead of a near-optimal one provided by heuristics. A program code for this algorithm was developed in C-language, and then it was applied on several generic case examples in order to explore its performance skills.

Les travaux de recherche détaillés dans ce document portent sur la conception et l'implantation d'un composant matériel jouant le rôle du sous-système cryptographique d'une radio logicielle sécurisée. A partir du début des années 90, les systèmes radios ont peu à peu évolué de la radio classique vers la radio logicielle. Le développement de la radio logicielle a permis l'intégration d'un nombre toujours plus grand de standards de communication sur une même plateforme matérielle. La réalisation concrète d'une radio logicielle sécurisée amène son concepteur à faire face à de nombreuses problématiques qui peuvent se résumer par la question suivante : Comment implanter un maximum de standards de communication sur une même plateforme matérielle et logicielle ? Ce document s'intéresse plus particulièrement à l'implantation des standards cryptographiques destinés à protéger les radiocommunications. Idéalement, la solution apportée à ce problème repose exclusivement sur l'utilisation de processeurs numériques. Cependant, les algorithmes cryptographiques nécessitent le plus souvent une puissance de calcul telle que leur implantation sous forme logicielle n'est pas envisageable. Il s'ensuit qu'une radio logicielle doit parfois intégrer des composants matériels dédiés dont l'utilisation entre en conflit avec la propriété de flexibilité propre aux radios logicielles. Or depuis quelques années, le développement de la technologie FPGA a changé la donne. En effet, les derniers FPGA embarquent un nombre de ressources logiques suffisant à l'implantation des fonctions numériques complexes utilisées par la radio logicielle. Plus précisément, la possibilité offerte par les FPGA d'être reconfigurés dans leur totalité (voir même partiellement pour les derniers d'entre eux) fait d'eux des candidats idéaux à l'implantation de composants matériels flexibles et évolutifs dans le temps. À la suite de ces constatations, des travaux de recherche ont été menés au sein de l'équipe Conception des Systèmes Numériques du Laboratoire IMS. Ces travaux ont d'abord débouché sur la publication d'une architecture de sous-système cryptographique pour la radio logicielle sécurisée telle qu'elle est définie par la Software Communication Architecture. Puis, ils se sont poursuivis par la conception et l'implantation d'un cryptoprocesseur multicœur dynamiquement reconfigurable sur FPGA.

Le manuscrit de cette Habilitation à Diriger des Recherches reprend quelques thèmes de mon parcours de recherche depuis 10 ans, et que l'on peut résumer ainsi. De la conception radio classique pendant ma thèse (à base d'ASIC) j'ai vécu la transition vers la conception radio logicielle (dans un laboratoire de recherche d'un grand groupe industriel) et enfin j'étends désormais en parallèle mes travaux vers la conception radio intelligente (dans un laboratoire de recherche académique). Cinq travaux sont repris dans ce mémoire, portant sur la radio logicielle et la radio intelligente. Ils correspondent à cinq des thèses que j'ai encadrées. Ils portent tout d'abord sur la contribution à une approche de conception pragmatique pour la radio logicielle orientée composants. La radio logicielle en effet implique l'utilisation de ressources de traitements multiples et hétérogènes, générant ainsi des difficultés de conception non encore résolues dans leur ensemble par la communauté de l'architecture. L'un des principes repose sur l'indifférence qu'il doit y avoir entre traitements logiciels et matériels, quel que soit leur niveau de reconfigurabilité. Un effort de formalisation de la conception radio logicielle est proposé dans un deuxième temps, dans une approche orientée opérateurs communs. L'idée repose sur la description à différents niveaux de granularité des opérateurs de traitement du signal afin de bénéficier de la réutilisation de motifs de calcul. Le travail d'optimisation consiste à sélectionner le niveau de granularité adéquate suivant les besoins du concepteur. La gestion de reconfiguration, qui est un point central si ce n'est le point distinctif de la radio logicielle est le cœur du troisième travail présenté. Sa généralisation à la radio intelligente permet d'aboutir dans un quatrième cas d'étude à la proposition d'une architecture de gestion radio intelligente : HDCRAM. Une modélisation de cette architecture est proposée sous la forme d'un méta-modèle exécutable. Cela permet notamment de disposer d'un simulateur de scénarios du comportement de l'architecture de gestion d'une radio intelligente et de pouvoir la dimensionner pour chaque scénario. Enfin la dernière étude porte sur la définition du concept de bulle sensorielle radio intelligente qui porte particulièrement sur l'ensemble des capteurs d'un équipement de radio intelligente. Les perspectives de ces travaux sont notamment d'étudier le troisième et dernier élément du cercle cognitif simplifié (après la reconfiguration et les capteurs) qu'est la prise de décision.

Cette thèse étudie l'intérêt des architectures SDR à échantillonnage direct pour des récepteurs Galileo dans le contexte particulier de l'Aviation Civile, caractérisé notamment par une exigence de robustesse à des interférences bien spécifiées, principalement les interférences causées par les signaux DME ou CW. Le concept de Software Defined Radio traduit la migration toujours plus grande, au sein des récepteurs, des procédés de démodulation d'une technologie analogique à du traitement numérique, donc de façon logicielle. La quasi généralisation de ce choix de conception dans les architectures nouvelles nous a conduit à le considérer comme acquis dans notre travail. La méthode d'échantillonnage direct, ou Direct Sampling, quant à elle consiste à numériser les signaux le plus près possible de l'antenne, typiquement derrière le LNA et les filtres RF associés. Cette technique s'affranchit donc de toute conversion en fréquence intermédiaire, utilisant autant que possible le principe de l'échantillonnage passe-bande afin de minimiser la fréquence d'échantillonnage et en conséquence les coûts calculatoires ultérieurs. De plus cette thèse s'est proposée de pousser jusqu'au bout la simplification analogique en renonçant également à l'utilisation de l'AGC analogique qui équipe les récepteurs de conception traditionnelle. Seuls des amplificateurs à gain fixe précéderont l'ADC. Ce mémoire rend compte des travaux menés pour déterminer si ces choix peuvent s'appliquer aux récepteurs Galileo multifréquences (signaux E5a et E1) destinés à l'Aviation Civile. La structure du document reflète la démarche qui a été la notre durant cette thèse et qui a consisté à partir de l'antenne pour, d'étape en étape, aboutir au signal numérique traité par la partie SDR. Après une introduction détaillant le problème posé et le contexte dans lequel il s'inscrit, le deuxième chapitre étudie les exigences de robustesse aux interférences auquel doit se soumettre un récepteur de navigation par satellites destiné à l'Aviation Civile. Il s'agit de la base qui conditionne toute la démarche à suivre. Le troisième chapitre est consacré au calcul des fréquences d'échantillonnage. Deux architectures d'échantillonnage sont proposées. La première met en oeuvre un échantillonnage cohérent des deux bandes E5a et E1 tandis que la seconde implémente un échantillonnage séparé. Dans les deux cas, la nécessité de filtres RF supplémentaires précédant l'échantillonnage est mise en évidence. L'atténuation minimale que doivent apporter ces filtres est spécifiée. Ces spécifications sont suffisamment dures pour qu'il ait été jugé indispensable d'effectuer une étude de faisabilité. C'est l'objet du chapitre quatre où une approche expérimentale à base d'un composant disponible sur étagère a été menée. La problématique de la gigue de l'horloge d'échantillonnage, incontournable ici eu égard à la haute fréquence des signaux à numériser, est étudiée dans le chapitre cinq. Des résultats de simulation sont présentés et un dimensionnement de la qualité de l'horloge d'échantillonnage est proposé. Dans le chapitre six, la quantification, second volet de la numérisation, est détaillée. Il s'agit très précisément du calcul du nombre minimum de bits de quantification que doit exhiber l'ADC pour représenter toute la dynamique, non seulement du signal utile mais aussi des interférences potentielles. Au vu des débits de données conséquents mis en évidence dans les chapitres trois et six, le chapitre sept évalue la possibilité de réduire la dynamique de codage du signal à l'aide de fonctions de compression. Le dernier chapitre est focalisé sur la séparation numérique des bandes E5a et E1 dans l'architecture à échantillonnage cohérent introduite au chapitre deux. Ici aussi l'atténuation minimale que doivent apporter les filtres requis est spécifiée. / This thesis studies the relevance of DS SDR architectures applied to Galileo receivers in the specific context of Civil Aviation, characterized in particular by strict requirements of robustness to interference, in particular, interference caused by DME or CW signals. The Software Defined Radio concept renders the major tendency, inside the receiver, to move the demodulation part from an analog technology to digital signal processing, that is software. The choice of this kind of design is nearly generalized in new receiver architectures so it was considered the case in this work. The Direct Sampling method consists in digitizing the signal as close as possible to the antenna, typically after the LNA and the associated RF bandpass filter. So this technique does not use any conversion to an intermediate frequency, using as much as possible the bandpass sampling principle in order to minimize the sampling frequency and consequently the downstream computational costs. What is more, this thesis aiming at the greatest simplification of the analog part of the receiver, the decision was made to suppress the analog AGC which equips the receivers of classical architecture. Only fixed gained amplifiers should precede the ADC. This document exposes the work done to determine if these choices can apply to a multifrequency (E5a and E1 signals) Galileo receiver intended for a Civil Aviation use. The structure of the document reflects the approach used during this thesis. It progresses step by step from the antenna down to the digital signal, to be processed then by the SDR part. After an introduction detailing the problem to study and its context, the second chapter investigates the Civil Aviation requirements of robustness to interference a satellite navigation receiver must comply with. It is the basis which completely conditions the design process. The third chapter is devoted to the determination of the sampling frequency. Two sampling architectures are proposed: the first implements coherent sampling of the two E5a and E1 bands while the second uses separate sampling. In both cases the necessity to use extra RF filters is shown. The minimum attenuation to be provided by these filters is also specified. These requirements are strong enough to justify a feasibility investigation. It is the subject of chapter four where an experimental study, based on a SAW filter chip available on the shelf, is related. The issue of the sampling clock jitter, of concern with the Direct Sampling technique because of the high frequency of the signal to digitize, is investigated in chapter five. Some simulation results are presented and a dimensioning of the quality of the sampling clock is proposed. In chapter six, quantization, a byproduct of digitization, is detailed. Precisely it is the calculation of the number of bits the ADC must have to digitally represent the whole dynamic of, not only the useful signal, but also of the potential interference. Considering the high binary throughput highlighted in chapters three and six, chapter seven evaluates the possibility to reduce the coding dynamic of the digital signal at the output of the ADC by means of compression functions. The last chapter is focused on the digital separation of the two E5a and E1 bands in the coherent sampling architecture presented in chapter two. Here also specifications of minimum attenuation are given. Lastly the conclusions synthesize the contributions of this thesis and proposes ideas for future work to enrich them and more generally the subject of DS-SDR Galileo receivers for Civil Aviation.