Global ETD Search

1	Die satzförmige Realisierung des präpositionalen Objekts im Spanischen Untersuchungen auf der Basis einer empirischen Analyse Gruschow, Astrid January 2006 (has links) Zugl.: Berlin, Freie Univ., Diss., 2006
2	Die satzförmige Realisierung des präpositionalen Objekts im Spanischen : Untersuchungen auf der Basis einer empirischen Analyse / Gruschow, Astrid. January 2009 (has links) Zugl.: Berlin, Freie Universiẗat, Diss., 2006. / Literaturverz. S. [319] - 342.
3	Strategien zur Erweiterung eines Data Warehouse Bouillet, André. January 2002 (has links) Stuttgart, Univ., Diplomarb., 2002.
4	Contributions to the Minimal Realization Problem for Descriptor Systems Sokolov, Viatcheslav 15 June 2006 (has links) (PDF) In this thesis we have studied several aspects of the minimal realization problem for descriptor systems. These aspects include purely theoretical questions such as that about the order of a minimal realization of a general improper rational matrix and problems of a numerical nature, like rounding error analysis of the computing a minimal realization from a nonminimal one. We have also treated the minimal partial realization problem for general descriptor systems with application to model reduction and to generalised eigenvalue problems. Modellreduktion partielle Realisierung verallgemeinertes Eigenwertproblem ddc:510 Deskriptorsystem <Mathematik> Rationale matrixwertige Funktion Realisierung
5	Konzeption und Realisation eines Web-Portals zum Thema Farbe Weishäupl, Christine. January 2004 (has links) Stuttgart, FH, Diplomarb., 2003.
6	Contributions to the Minimal Realization Problem for Descriptor Systems Sokolov, Viatcheslav 02 June 2006 (has links) In this thesis we have studied several aspects of the minimal realization problem for descriptor systems. These aspects include purely theoretical questions such as that about the order of a minimal realization of a general improper rational matrix and problems of a numerical nature, like rounding error analysis of the computing a minimal realization from a nonminimal one. We have also treated the minimal partial realization problem for general descriptor systems with application to model reduction and to generalised eigenvalue problems. info:eu-repo/classification/ddc/510 ddc:510 Deskriptorsystem <Mathematik> Rationale matrixwertige Funktion Realisierung Modellreduktion partielle Realisierung verallgemeinertes Eigenwertproblem
7	Untersuchung allgemeiner Eigenschaften, Optimierung und integrierte Realisierung logischer Schaltungen mit hystereseförmiger Übertragungskennlinie / Investigation of general properties, optimization and integrated implementation of logic circuits with hysterese transfer characteristic Teichmann, Jürgen 28 January 2014 (has links) (PDF) Zur Verbesserung der Störsicherheit bei der digitalen Signalübertragung wird eine Hysterese in die Übertragungskennlinie des Gatters eingefügt. Der Einfluss der Höhe der beiden Schwellwerte auf die Anzahl der auftretenden Fehler wird mittels eines Rechnerprogrammes untersucht. Ein Zufallsgenerator erzeugt Signale in verschiedenen Höhen und Breiten, die sich den ungestörten Signalen überlagern. Es erfolgt eine Umsetzung einer integrierten Schaltung auf einem TTL Master. Die Schaltung wird mittels eines eigens entwickelten Netzwerkanalyseprgrammes berechnet. Messergebnisse werden mitgeteilt. / To enhance the noise immunity of digital signal transmission, a hysteresis is introduced to the transfer characteristic of integrated digital circuit. The influence of height of the two threshold values to the number of occurring errors is examined by a computer program. A random number generator generates signals of different heights and widths, which are superimposed on the undisturbed signals. There is an implementation of an integrated circuit on a TTL master. The DC performane is calculated by means of a specially developed circuit analysis program. Measurement results are presented. Digital Signalübertragung Schwellwerte Schaltpunkte Hysterese Zufallssignale Schaltkreis Realisierung Messung PL1 Layout Digital signal transmission threshold values hysteresis random signals PL1 integrated circuit implemenation measurements layout ddc:600 ddc:620 Hysterese Schaltkreis Realisierung Messung Layout
8	Untersuchung allgemeiner Eigenschaften, Optimierung und integrierte Realisierung logischer Schaltungen mit hystereseförmiger Übertragungskennlinie Teichmann, Jürgen 09 February 1973 (has links) Zur Verbesserung der Störsicherheit bei der digitalen Signalübertragung wird eine Hysterese in die Übertragungskennlinie des Gatters eingefügt. Der Einfluss der Höhe der beiden Schwellwerte auf die Anzahl der auftretenden Fehler wird mittels eines Rechnerprogrammes untersucht. Ein Zufallsgenerator erzeugt Signale in verschiedenen Höhen und Breiten, die sich den ungestörten Signalen überlagern. Es erfolgt eine Umsetzung einer integrierten Schaltung auf einem TTL Master. Die Schaltung wird mittels eines eigens entwickelten Netzwerkanalyseprgrammes berechnet. Messergebnisse werden mitgeteilt. / To enhance the noise immunity of digital signal transmission, a hysteresis is introduced to the transfer characteristic of integrated digital circuit. The influence of height of the two threshold values to the number of occurring errors is examined by a computer program. A random number generator generates signals of different heights and widths, which are superimposed on the undisturbed signals. There is an implementation of an integrated circuit on a TTL master. The DC performane is calculated by means of a specially developed circuit analysis program. Measurement results are presented. info:eu-repo/classification/ddc/600 ddc:600 info:eu-repo/classification/ddc/620 ddc:620
9	Bildungsentscheidungen als sozialer Prozess : eine Untersuchung in ostdeutschen Familien / Steiner, Christine. January 2005 (has links) (PDF) Univ., Diss.--Halle, 2004.

Search results