Estágio realizado na Edifícios Saudáveis - Consultores e orientado pelo Eng.º Ricardo Sá e Arquitecto Jeann Vieira / Tese de mestrado integrado. Engenharia do Ambiente. Faculdade de Engenharia. Universidade do Porto. 2009

Tese (doutorado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2016. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2016-08-08T16:45:48Z No. of bitstreams: 1 2016_ValeryNoblRozentall.pdf: 11518777 bytes, checksum: 46f3ec0f646365f9cd1903da9a5cf1cd (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2016-12-19T13:16:57Z (GMT) No. of bitstreams: 1 2016_ValeryNoblRozentall.pdf: 11518777 bytes, checksum: 46f3ec0f646365f9cd1903da9a5cf1cd (MD5) / Made available in DSpace on 2016-12-19T13:16:57Z (GMT). No. of bitstreams: 1 2016_ValeryNoblRozentall.pdf: 11518777 bytes, checksum: 46f3ec0f646365f9cd1903da9a5cf1cd (MD5) / Grande parte de pesquisa em comunicações ópticas visa melhorar a e ciência de rede, otimizando o uso de banda e reduzindo consumo de potência. Os paradigmas emergentes, tais como a grade de frequências flexível métodos so sticados de chaveamento óptico e desfragmentação espectral, atribuem propriedades adaptativas para redes futuras, permitindo seu auto-ajuste às condições de transmissão e tráfego variáveis. De fato, as estatísticas de tráfego agregado em pontos de troca de tráfego da Internet exibem fortes flutuações ao decorrer do dia, sendo o valor médio em torno de 70%, e valor míniimo em torno de 20% do valor pico. No entanto, os sistemas ópticos atuais operam o seu lado linha na taxa nominal, o que leva a um elevado consumo de potência, desperdício de recursos espectrais, e saturação prematura de redes. No intuito de suportar as características de redes extáveis pela camada física, os transceptores ópticos de próxima geração devem ser capazes de ajustar suas taxas de transmissão e ocupação espectral de acordo com as demandas de tráfego variáveis. No entanto, um chaveamento convencional de taxa de transmissão requer interrupção de serviço, altamente indeseável na perspectiva das operadoras. Neste escopo, as principais contribuições dessa tese são dois métodos de chaveamento online sem impacto (hitless) da taxa de transmissão, que permitem reduzir o consumo de potência associado ao processamento digital de sinais durante períodos de baixo tráfego. O primeiro método foi desenvolvido para transceptores, cujos moduladores são alimentados por sinais binários combinados eletronicamente, e atende, principalmente, a cenários de alocação estática de banda. Aqui, a redução de taxa é realizada por meio de repetição de símbolos transmitidos, e o bloco equalizador convencional do receptor é substituído por uma estrutura multi-ramo, em que cada ramo da estrutura opera em uma taxa específica. A perda de sincronização durante chaveamento é evitada utilizando a saída do ramo ativo como sequência de treinamento para o ramo destino. O método pode, adicionalmente, atender à alocação dinâmica de banda, contanto que exista um mecanismo de cooperação entre transceptores ópticos e multiplexadores de inserção -extração ópticos reconfiguráveis. Neste caso, o ajuste espectral do sinal pode ser obtido por meio de uma filtragem óptica pelas chaves seletoras de frequência que suportam operação em grade flexível. O segundo método foi desenvolvido para transceptores com módulos de processamento digital de sinais no lado transmissor. O chaveamento de taxa é obtido por meio de aumento e redução de número de amostras por símbolo transmitido, mantendo a taxa de conversão digital-analógica. Neste caso, uma mudança de taxa de símbolo implica, também, em um ajuste correspondente da banda do sinal. Assim, o método pode suportar propriedades de alocação dinâmica de banda das redes elásticas. Nós demonstramos que, se o chaveamento de taxa e banda do sinal e realizado em passos intermediários suficientemente pequenos, o equalizador dinâmico do lado receptor consegue acompanhar as mudanças do sinal, mantendo a sincronização do sistema. O primeiro método foi validado em um arranjo experimental com transmissão a 100 Gb/s de um sinal modulado por chaveamento de fase e quadratura multiplexado em polarização, e processamento digital de sinais o ine. Ademais, realizamos simulações computacionais extensas, incluindo formatos de modulação por chaveamento de fase e quadratura e modulação de amplitude em quadratura de ordem 16, e investigamos o desempenho do método para sinais não-retorna-a-zero e retorna-a-zero, gerados no domínio óptico, e sinais Nyquist, gerados digitalmente. Os transientes de erros, que aparecem durante chaveamento para taxas mais altas, são evitados usando sequências de treinamento do equalizador su cientemente longas (acima de 40.000 símbolos). O método mostrou-se robusto contra a dispersão dos modos de polarização e ruído de fase dentro de especicacões aceitáveis. A principal vantagem deste método é que ele permite reduzir o consumo de potência associado ao processamento digital de sinais para compensação da dispersão cromática. Os resultados mostraram que uma redução pela metade da taxa de símbolos produz uma redução de em torno de 55% na complexidade computacional, devido à elevada duração de símbolo e aprimoramento da qualidade de sinal. Uma redução adicional de taxa para um quarto da taxa nominal permite desligar o equalizador da dispersão cromática, exceto em caso de pulsos Nyquist, em que o ganho em complexidade está em torno de 80%. O segundo método também foi validado em um arranjo experimental com transmissão a 100 Gb/s de um sinal modulado por chaveamento de fase e quadratura multiplexado em polarização e processamento digital de sinais o ine, utilizando um conjunto para desenvolvimento do conversor analógico-digital. Ao contrário da proposta anterior, este m etodo suporta alta granularidade com apenas um aumento marginal de complexidade computacional. Os resultados experimentais de redução e aumento de taxa em dez passos discretos não apresentaram transientes de erros, garantindo transmissão ininterrupta. O método pode ser usado para reduzir o consumo de potência devido à redução de vazão de dados após a interpolação do lado receptor. Adicionalmente, o consumo pode ser altamente reduzido em sistemas que suportam múlltiplos esquemas de correção de erros, aproveitando o aprimoramento da qualidade do sinal devido à redução de taxa de símbolos. Assim, um código corretor de erros complexo do tipo soft-decision, usado na taxa de transmissão nominal, pode ser substituído por um código do tipo hard-decision, com complexidade computacional reduzida. _________________________________________________________________________________________________ ABSTRACT / Much of the latest research in optical communications is directed towards increasing network e ciency, optimizing bandwidth usage and reducing power consumption. Emerging paradigms, such as exible frequency grid, sophisticated optical switching methods and spectral defragmentation, attribute adaptive properties to future networks, enabling them to adjust to the changing transmission and tra c conditions. To support these features, next-generation optical transponders must be capable of adjusting their transmission rate and bandwidth occupation according to the time-varying tra c demands. However, conventional rate-switching requires service interruption, which is highly undesirable from the operators' standpoint. Our contributions in the proposed thesis consist of two methods for hitless online rate switching that allow to reduce power consumption, associated with digital signal processing, during low tra c periods. The rst method is designed for transponders with binary-signal-driven transmit-side modulators, and targets primarily static bandwidth allocation scenarios. Here, rate reduction is achieved by symbol repetition, and a conventional receive-side equalizer block is replaced by a multi-branch structure, where each branch operates at a speci c transmission rate. Synchronization loss is avoided by using the output of the active branch as a training sequence for the target-rate branch. The method can also support dynamic bandwidth allocation, provided there is a cooperation mechanism between the optical transponders and the recon gurable add-drop multiplexers. Here, signal spectral adjustment can be obtained via optical ltering by ex-grid-enabled wavelength-selective switching. The second method targets transponders with transmit-side digital signal processing. Rate changing is achieved by increasing/reducing the number of samples per transmitted symbol, while maintaining a xed digital-to-analog conversion rate. Changing the symbol rate also implies in corresponding signal bandwidth adjustment, so that the method can support dynamic bandwidth allocation features of the next-generations elastic optical networks. We show that if the rate and bandwidth switching is performed in su ciently small discrete intermediate steps, the receive-side dynamic equalizer successfully tracks signal changes, maintaining system synchronism.

Submitted by Maicon Juliano Schmidt (maicons) on 2015-05-05T14:17:01Z No. of bitstreams: 1 Leila Maria Tamanini Roman.pdf: 1478472 bytes, checksum: 52db0d09c275b5afd54c35d29758e75d (MD5) / Made available in DSpace on 2015-05-05T14:17:01Z (GMT). No. of bitstreams: 1 Leila Maria Tamanini Roman.pdf: 1478472 bytes, checksum: 52db0d09c275b5afd54c35d29758e75d (MD5) Previous issue date: 2013-01-01 / Nenhuma / Este trabalho apresenta uma avaliação energética, através do software EnergyPlus, de uma sala externa com climatização e um prédio de sete andares com ventilação natural. Para tanto, monitoram-se o consumo de energia mensal, os dados climáticos, características arquitetônicas, número de funcionários, localização e demais características que possam interferir direta ou indiretamente no consumo de energia do ambiente de estudo. Os dados obtidos através de levantamento in loco, memoriais da área de infraestrutura e recursos humanos, juntamente com a análise das faturas de energia elétrica mensais, servem de parâmetro para a simulação, bem como validam os resultados, permitindo a busca de novas alternativas que visem eficiência e redução no consumo. As avaliações são realizadas tendo como base duas edificações pertencentes ao Centro Administrativo de Lojas Colombo, localizadas em Farroupilha, Rio Grande do Sul. A análise visa minimizar o consumo de energia elétrica buscando garantir o máximo de horas em conforto. Para tanto avalia os índices de conforto térmico, as temperaturas internas, os ganhos internos de calor, as condições de operação do ar condicionado na sala externa e a potência necessária de ar condicionado para instalação nas quinze zonas térmicas pertencentes ao prédio, verificando o consumo energético das alternativas utilizadas e a relação custo-benefício. Através das simulações na sala externa constatou-se que, com a utilização de materiais eficientes termicamente, as trocas térmicas do interior com o exterior são minimizadas, o mesmo ocorrendo com a substituição de equipamentos antigos, a exemplo de monitores de tubo. Nas quinze zonas térmicas do prédio, a instalação de um sistema de ar condicionado se apresenta como alternativa para melhorar os índices de conforto térmico em dias com temperaturas mais elevadas ou mais baixas, situações estas em que a ventilação natural não é suficiente para garantir um ambiente confortável. Esta adequação de climatização dos ambientes elevou o consumo com energia elétrica total do prédio em 17%, contudo ocorreu melhora significativa nos índices de conforto térmico. Na sala externa foi obtida uma redução no consumo de energia elétrica de 14% sobre o consumo total e a garantia de 86% de horas ocupadas em conforto. / This study presents the energetic evaluation, through the software EnergyPlus, of an external room with acclimatization and of a seven-story building with natural ventilation. For this, the monthly energy consumed, the climatic data, the architectonic characteristics, the number of people, the location and other characteristics which can interfere directly or indirectly the room’s energy consumption were monitored. The data obtained through in loco survey, memorials of the infrastructure area and human resources, as well as the analysis of the monthly electrical energy bills, are considered as parameters for the simulation and they validate the results, allowing the search for new alternatives that aim at consumption efficiency and reduction. The evaluations are performed based on two buildings which are part of Centro Administrativo de Lojas Colombo, located in Farroupilha, Rio Grande do Sul, Brazil. The analysis aims at minimizing the electric energy consumption with the purpose of ensuring the maximum of comfort hours, so it evaluates the indexes of thermal comfort, the inside temperatures, the inside heat gains, the operation conditions of the air-conditioning in the outside room, and the necessary air-conditioning power for the installation in the fifteen thermal zones which belong to the building, verifying the energetic consumption of the used alternatives and the cost-benefit ratio. Through the simulations in the outside room, it was detected that with the use of thermally efficient material, the thermal exchanges between inside and outside are minimized, the same occurs with the substitution of old equipment, such as tube monitors. In the fifteen thermal zones of the building, the installation of an air-conditioning system is an alternative to improve the thermal comfort indexes in days with higher or lower temperatures. These are situations in which the natural ventilation is not enough to ensure that the environment is comfortable. The air conditioning simulated increased the building energy consumption in 17%, although a significative increase in thermal comfort was achieved. At the external room a 14% reduction in electricity consumption, over the total consumption, and the guarantee of 86% of occupied hours in comfort was obtained.

Submitted by Cristiane Chim (cristiane.chim@ucpel.edu.br) on 2016-10-17T11:10:28Z No. of bitstreams: 1 JULIO FRANCISCO ROCHA DE OLIVEIRA.pdf: 2087173 bytes, checksum: c38d1eda0641d13eef2ccdb59655b27a (MD5) / Made available in DSpace on 2016-10-17T11:10:28Z (GMT). No. of bitstreams: 1 JULIO FRANCISCO ROCHA DE OLIVEIRA.pdf: 2087173 bytes, checksum: c38d1eda0641d13eef2ccdb59655b27a (MD5) Previous issue date: 2016-08-01 / This work proposes the exploration of approximate adders circuits for the implementation of power-efficient for Image Processing. The Gaussian filter is a convolution operator which is used to blur images and to remove noise. On the other hand, the Gradient of an image measures how it is changing. Both blocks can be designed in hardware using only shifts and additions/subtractions. In this work we exploit a set of approximate adders in order to implement energy-efficient filters. The tree of adders of Gaussian and Gradient filters are implemented using one Copy of bits adder, as well as an Error-Tolerant Adders - ETA. The approximate architectures are compared to the best precise implementation of the filters. As the Gaussian and Gradient blocks are part of the Canny edge detector algorithm, we have implemented the tree of adders of the filters aiming this application. In particular, an algorithm was proposed in the scope of this work in order to achieve the best adder trees for the Gaussian and Gradient filters. The main results show that for an efficient power realization of this algorithm, the best strategy consists in the implementation of the Gaussian filter with ETA I adder, and the Gradient filter with the Copy of bits adder. The approximate Gaussian and Gradient filters were applied to the fully hardware of Canny edge detector. The main results showed that the approximate Canny edge detector architectures present the best performance and precision metrics results, for most of the cases, when using both the Copy of bits and ETA I adders. For these tests a set of true images were used. The synthesis results showed that the use of the Gaussian and Gradient filters including the Copy of bits and ETA I adders has been efficient to the hardwired Canny edge detector that presented both area and energy consumption reductions. / Este trabalho propõe a exploração de circuitos somadores aproximados para a implementação de filtros eficientes em consumo de potência para Processamento de Imagem. O filtro Gaussiano é um operador de convolução que é usado para borrar as imagens e remover ruídos. Por outro lado, o Gradiente de uma imagem quantifica o quanto uma imagem está mudando. Ambos os blocos podem ser implementados em hardware usando apenas operações de deslocamento e somas/subtrações. Nesse trabalho, um conjunto de somadores aproximados é explorado para a implementação de filtros eficientes em termos de energia. As árvores de somadores dos filtros Gaussiano e Gradiente são implementadas usando um somador aproximado baseado na cópia de bits para a saída, bem como somadores tolerantes a erros (ETA - Error-Tolerant Adders). As arquiteturas aproximadas são comparadas com as implementações dos filtros com somadores precisos. Como os blocos Gaussiano e Gradiente são partes integrantes do algoritmo de detecção de bordas de Canny, logo as árvores de somadores dos filtros Gaussiano e Gradiente foram implementadas visando a esta aplicação. Em particular, um algoritmo foi proposto no âmbito deste trabalho para encontrar a melhor composição da árvore de somadores nos filtros Gaussiano e Gradiente. Os principais resultados mostram que, para a realização eficiente em potência desse algoritmo, as melhores estratégias consistem na implementação do filtro Gaussiano com o somador ETA I e a implementação do filtro Gradiente com o somador baseado em cópia de bits. Os filtros Gaussiano e Gradiente aproximados foram aplicados ao circuito completo de detecção de bordas de Canny. Os resultados mostraram que as arquiteturas de detecção de bordas de Canny aproximadas, com somadores baseado na cópia de bits e ETAI, na maioria dos casos possuem melhores resultados em relação às métricas de desempenho e precisão, com relação à arquitetura precisa. Os testes foram realizados usando um conjunto de imagens reais. Os resultados da síntese em ASIC mostraram que, as aproximações dos filtros Gaussiano e Gradiente com os somadores baseado em cópia de bits e ETA I trazem economia em área e energia ao circuito de detecção de bordas de Canny.

Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2018-03-23T19:16:15Z No. of bitstreams: 2 GARDÊNIA MARINHO CORDEIRO - TESE PPGEQ 2016..pdf: 4354292 bytes, checksum: 1f9e0bf89dc6a2e1c64d5fa7f2e58a85 (MD5) ANEXO_TESE.pdf: 3069265 bytes, checksum: da63715d85442ba1e5c536dc5ebe121f (MD5) / Made available in DSpace on 2018-03-23T19:16:15Z (GMT). No. of bitstreams: 2 GARDÊNIA MARINHO CORDEIRO - TESE PPGEQ 2016..pdf: 4354292 bytes, checksum: 1f9e0bf89dc6a2e1c64d5fa7f2e58a85 (MD5) ANEXO_TESE.pdf: 3069265 bytes, checksum: da63715d85442ba1e5c536dc5ebe121f (MD5) Previous issue date: 2016-08-29 / Capes / A intensificação de processos através de colunas de parede dividida (DWC) e acoplamento térmico de duas colunas (TCS) são apontadas na literatura consultada como uma das alternativas mais promissoras para redução do consumo energético do processo de destilação. Especificamente ao processo de destilação extrativa, o uso destas configurações ainda é questionável e não consensual quanto ao seu potencial de redução de custos totais. Neste trabalho, a fim de avaliar rigorosamente a viabilidade de configurações TCS, três abordagens de redução de energia (otimização, integração térmica e acoplamento térmico) são analisadas e concatenadas de modo a reduzir o custo anual total (TAC) e consumo específico de energia (SEC). O uso de um procedimento de otimização baseado no teor de solvente, com garantia de solução ótima global foi eficiente na redução desses custos, uma vez que apresentou menores resultados (de SEC e TAC) em comparação com todos os fluxogramas da literatura analisados. A inclusão de uma integração térmica para pré-aquecer a alimentação do azeótropo com a corrente de reciclo mostrou-se competitiva com o uso do acoplamento térmico. Para estender a avaliação em configurações DWC, considerando a equivalência em termos de estágio de equilíbrio com TCS, é proposto uma estratégia sistemática para obtenção de uma configuração DWC otimizada, em termos operacionais e de design. Um comparativo rigoroso entre DWC e CS (também otimizada) foi realizado e demonstrou a influência do número de estágios das colunas no desempenho dessas configurações. Em relação aos custos energéticos, todas as DWC’s mostraram-se favoráveis, entretanto, o percentual de redução de carga térmica depende de qual CS tomou-se como referencial. Os melhores resultados de TAC foram obtidos para colunas com o número de estágios bem distintos em cada lado da parede, entretanto, essas colunas não superaram os sistemas convencionais otimizados. Economicamente, a decisão sobre o tipo de configuração mais viável para uma aplicação industrial pode ser tomada como base nas estratégias apresentadas, observando o trade-off entre a capacidade de redução energética das DWC’s e os custos do processo das configurações otimizadas. / The process intensification through dividing wall column (DWC) and thermal coupling of two columns (TCS) are noted in the literature consulted as one of the most promising alternatives to reduce energy consumption of the distillation process. Specifically by extractive distillation process, the use of these settings is still questionable and nonconsensual as to its potential to reduce total costs. In this work, in order to assess accurately the feasibility of TCS, three approaches of energy reduction (optimization, thermal and thermal coupling integration) are analysed and concatenated in order to reduce the total annual cost (TAC) and specific energy consumption (SEC). The use of an optimization procedure based on the solvent content, with guaranteed global optimal solution was effective in reducing these costs, since presented smaller results (SEC and TAC) compared to all studies of the literature examined. The inclusion of a thermal integration to preheat the azeotrope with the recycle proved to be competitive with the use of thermal coupling. To extend the assessment in DWC, considering the equivalence in terms of stage of equilibrium with TCS, proposed a systematic strategy for obtaining a DWC configuration optimized in terms of design and operational. A strict comparison between DWC and CS (optimized too) was performed and showed the influence of the number of stages of the columns in the performance of these configurations. In relation to energy costs, all the DWC's were favorable, however, the percentage of reduction of thermal load depends on which CS took as a reference. The best TAC’s results were obtained for columns with distinctive number of stages on each side of the wall, however, these columns do not have overcome the conventional systems optimized. Economically, the decision about the type of configuration more viable for an industrial application can be taken as the basis of the presented strategies, noting the trade-off between the ability of energy reduction of DWC's and the costs of the process of the optimized configurations.

Submitted by Lucelia Lucena (lucelia.lucena@ufpe.br) on 2015-03-09T19:50:50Z No. of bitstreams: 2 DISSERTAÇÃO Marcos Graciano Santos.pdf: 3653832 bytes, checksum: 63b7958428e143779e52059edac458d4 (MD5) license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) / Made available in DSpace on 2015-03-09T19:50:50Z (GMT). No. of bitstreams: 2 DISSERTAÇÃO Marcos Graciano Santos.pdf: 3653832 bytes, checksum: 63b7958428e143779e52059edac458d4 (MD5) license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) Previous issue date: 2014-08-11 / Atualmente, mais de 200 milhões de usuários utilizam as redes 3G/LTE (Long Term Evolution). Com este aumento crescente de usuários com acesso sem fio, muitas pesquisas se concentram no esforço de desenvolvimento de soluções que permitam atender às demandas de redes com alta disponibilidade e altas taxas de transmissão sem considerar, em geral, as limitações de bateria dos dispositivos. Como requisito do LTE Advanced (especificações para a Quarta Geração de comunicações móveis) incluem-se os Serviços de Proximidade, comunicação denominada de dispositivo a dispositivo (D2D, do inglês: device-to-device) para atender ao desenvolvimento de novas demandas de serviços, como jogos e vídeos on-line ou transferência de conteúdos, aplicações que, a cada dia, requerem maiores consumos de energia. Neste trabalho, realizamos medições que avaliam o consumo da comunicação dispositivo-estação base e propomos primeiramente um algoritmo de identificação de pares de dispositivos e definição de limiares de referência, diferentemente de outros trabalhos, com base nas características de consumo dos dispositivos, que viabilize comunicação direta D2D energeticamente mais eficiente que a comunicação convencional via estação rádio base. Em seguida, para cenários de grande aglomeração de pessoas, uma alternativa de serviço de disponibilização de conteúdos ou transferência de arquivos através de um novo padrão de alocação de recursos, utilizando o modo duplex por divisão no tempo (TDD – Time Duplex Division). Foram considerados cinco modelos de propagação distintos para comparação do desempenho, tomando como base uma situação real num parque do Recife considerando a transmissão de um vídeo em alta definição. Por fim, tratamos a questão da segurança com uma criptografia específica entre os dispositivos próximos. Os resultados são avaliados via simulação utilizando-se o Matlab, demonstrando a eficácia da solução com reduções de até 43% no consumo de energia da bateria do dispositivo.

Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2017-09-13T17:59:11Z No. of bitstreams: 1 Utilizacao de Aritmetica Bit-serial para Reducao de Consumo de Energia-Roberto Medeiros de Faria.pdf: 1661698 bytes, checksum: c7ef8816ca92eeeed7c8d271bc93933a (MD5) / Made available in DSpace on 2017-09-13T17:59:11Z (GMT). No. of bitstreams: 1 Utilizacao de Aritmetica Bit-serial para Reducao de Consumo de Energia-Roberto Medeiros de Faria.pdf: 1661698 bytes, checksum: c7ef8816ca92eeeed7c8d271bc93933a (MD5) Previous issue date: 2014-12 / Hoje, uma das maiores preocupações, senão a maior, da indústria de semicondutores é o desenvolvimento de chips com baixo consumo de energia. Existem vários fenômenos físicos causadores de consumo de energia em circuitos CMOS e várias técnicas que reduzem o consumo de energia de um chip. O objetivo principal desta pesquisa de mestrado foi investigar o quanto o consumo de energia estática em circuitos CMOS pode ser reduzido por meio do emprego de aritmética bit-serial em substituição à aritmética bit-paralela. A pesquisa está focada em circuitos construídos a partir de standard cells (células padrão), com aplicação em processamento de sinais, e para os quais o principal requisito não é o alto desempenho computacional, mas o baixo consumo de energia. A metodologia foi aplicada em um estudo de caso, utilizando-se para isto, simulações com o IP core SPVR. O SPVR é um verificador de identidade vocal implementado em um circuito dedicado capaz de ter desempenho suficiente para funcionar em tempo real, mesmo empregando um sinal de clock lento. Foi constatado na pesquisa, que o uso de aritmética bit-serial, em termos de diminuição de consumo estático, é vantajoso para somadores e circuitos de pequena complexidade. Porém, para sistemas de maior complexidade, esta substituição só é vantajosa em situações específicas de grande número de operações aritméticas e baixo uso de armazenamento em registradores paralelos. No caso inverso, as vantagens se perdem, porque embora haja diminuição de consumo estático, há um crescimento muito grande de consumo dinâmico. / Today, one of the biggest concerns, if not the largest, for the semiconductor industry is the development of chips with low power consumption. There are several physical phenomena that cause power consumption in CMOS circuits and various techniques that reduce the energy consumption of a chip. The main objective of this masters research was to investigate how the static power consumption in CMOS circuits can be reduced through the use of bit-serial arithmetic in place of bit-parallel arithmetic. The research is focused on circuits built from standard cells, with application to signal processing, and for which the main requirement is not the high computing performance, but the low power consumption. The methodology was applied in a case study, using for this, simulations with the SPVR IP core. The SPVR is a vocal identity checker implemented in a dedicated circuit able to have enough performance to run in real time, even employing a slow clock signal. It has been found in research that the use of bit-serial arithmetic, in terms of reduction of static consumption, is advantageous to adders and small circuit complexity. However, for more complex systems, this substitution is only advantageous in specific situations of large number of arithmetic operations and low storage usage in parallel registers. In the reverse case, the advantages are lost, because although there are static consumption decrease, there is a very large dynamic consumption growth.

Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2018-11-07T17:16:29Z No. of bitstreams: 1 GEORGE SOBRAL SILVEIRA - TESE PPGEE 2012..pdf: 4756019 bytes, checksum: 743307d8794218c3a447296994c05332 (MD5) / Made available in DSpace on 2018-11-07T17:16:29Z (GMT). No. of bitstreams: 1 GEORGE SOBRAL SILVEIRA - TESE PPGEE 2012..pdf: 4756019 bytes, checksum: 743307d8794218c3a447296994c05332 (MD5) Previous issue date: 2012-08-10 / Capes / A indústria de semicondutores tem investido fortemente no desenvolvimento de sistemas complexos em um único chip, conhecidos como SoC (System-on-Chip). Com os diversos recursos adicionados ao SoC, ocorreu o aumento da complexidade no fluxo de desenvolvimento, principalmente no processo de verificação e um aumento do seu consumo energético. Entretanto, nos últimos anos, aumentou a preocupação com a energia consumida por dispositivos eletrônicos. Dentre as diversas técnicas utilizadas para reduzir o consumo de energia, Power Gating tem se destacado pela sua eficiência. Ultimamente, o processo de verificação dessa técnica vem sendo executado no nível de abstração RTL (Register TransferLevel), com base nas tecnologias CPF (Common Power Format) e UPF (Unified Power Format). De acordo com a literatura, as tecnologias que oferecem suporte a CPF e UPF, e baseadas em simulações, limitam a verificação até o nível de abstração RTL. Nesse nível, a técnica de Power Gating proporciona um considerável aumento na complexidade do processo de verificação dos atuais SoC. Diante desse cenário, o objetivo deste trabalho consiste em uma abordagem metodológica para a verificação funcional no nível ESL (Electronic System-Level) e RTL de circuitos digitais que empregam a técnica de Power Gating, utilizando uma versão modificada do simulador OSCI (Open SystemC Initiative). Foram realizados quatro estudos de caso e os resultados demonstraram a eficácia da solução proposta. / The semiconductor industry has strongly invested in the development of complex systems on a single chip, known as System-on-Chip (SoC), which are extensively used in portable devices. With the many features added to SoC, there has been an increase of complexity in the development flow, especially in the verification process, and an increase in SoC power consumption. However, in recent years, the concern about power consumption of electronic devices, has increased. Among the different techniques to reduce power consumption, Power Gating has been highlighted for its efficiency. Lately, the verification process of this technique has been executed in Register Transfer-Level (RTL) abstraction, based on Common Power Format (CPF) and Unified Power Format (UPF) . The simulators which support CPF and UPF limit the verification to RTL level or below. At this level, Power Gating accounts for a considerable increase in complexity of the SoC verification process. Given this scenario, the objective of this work consists of an approach to perform the functional verification of digital circuits containing the Power Gating technique at the Electronic System Level (ESL) and at the Register Transfer Level (RTL), using a modified Open SystemC Initiative (OSCI) simulator. Four case studies were performed and the results demonstrated the effectiveness of the proposed solution.

Made available in DSpace on 2014-07-29T15:01:46Z (GMT). No. of bitstreams: 1 DISSERTACAO-07122011.pdf: 2360307 bytes, checksum: 56a7b9d04ed9b12f456d662b2d4e6cb4 (MD5) Previous issue date: 2011-09-01 / The water scarcity has led to changes in position of economic environmental and political issues besides trying to seek new sources of water located at further distances in places more distant. That is to reduce the amount of water needed by, urban population without compromising the quality of activities. This work had the objective to establish a water conservation program, initiated by the implementation of programs for the Rational Use of Water in the building of the Rectory of the Federal University of Goiás, in the city of Goiania. The building selected for the development of a Case Study is used for administrative activities. It comprises two floors, with total built up area of 2,013.84 m2, which was chosen because it showed characteristics that allowed the installation of water meter, for monitoring the daily consumption, and the registration of all points of water consumption, as well as the classification of user categories (including fixed and transitory people). The methodology used considered initially an evaluation and a diagnostic of the building selected for the study. In the sequence a plan was developed and the proposed actions to help in the reduction in water usage was later implemented. Finally, the management of the actions to keep rational usage of water took place including daily monitoring. Based on the analysis of the collected data an economic analysis was carry out to quantify the economic benefits achieved. The consumption data were collected over a period of 240 days, including 120 days before and 120 days after the implementation of water saving measures. The collected data allowed an analysis of the potential for reducing the monthly consumption of water, which in this case was around 30%. The economic analysis showed that the amount invested, including equipment and manpower, would be paid in approximately 20 months, considering average rate of the capital return equal to 0.75% per month. / A escassez da água levou a mudança de postura nos ambientes econômicos, ambientais e políticos, não tratando apenas de buscar novas fontes de água em locais cada vez mais distantes. Trata-se de reduzir a quantidade de água necessária pelas populações, mas sem comprometer a qualidade das atividades desenvolvidas. O presente estudo teve com objetivo a implantação de um programa de conservação da água, iniciado pela implementação de Programas de Uso Racional da Água no prédio da Reitoria da Universidade Federal de Goiás, em Goiânia. A edificação escolhida para o desenvolvimento de um caso de estudo, é utilizada para atividades administrativas, é constituída por dois pavimentos com área total construída de 2.013,84 m2, sendo apropriada para o estudo por apresentar características que permitiram a instalação de hidrômetro, para o monitoramento do consumo diário, e o cadastramento de todos os pontos de consumo de água, bem como a classificação dos tipos de usuários (fixos e flutuantes). A metodologia utilizada contemplou inicialmente uma avaliação e diagnostico da edificação escolhida. Em seguida foi elaborado um plano e posteriormente implantadas medidas que auxiliaram a redução do consumo. Finalmente foi realizado o gerenciamento das ações visando à manutenção da redução alcançada, que incluiu o monitoramento diário. Com base nos dados obtidos foi realizada uma analise econômica para quantificar os benefícios financeiros alcançados. Os dados de consumo foram coletados durante um período de 240 dias, sendo 120 antes e 120 dias após a implantação das medidas economizadoras de água. Os dados coletados permitiram uma análise do potencial de redução do consumo mensal de água, que neste caso foi da ordem de 30%. A análise econômica mostrou que o valor investido, incluindo equipamentos e mão-de-obra, seriam pagos em aproximadamente 20 meses, considerando uma taxa media de remuneração do capital de 0,75% ao mês.