Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-11-10T16:30:37Z No. of bitstreams: 1 TES_CARLOS_ROBERTO_MORATELLI_COMPLETO.pdf: 3582142 bytes, checksum: 0a19ec1c6739e7bab8f09b9e60f2bde3 (MD5) / Made available in DSpace on 2016-11-10T16:30:37Z (GMT). No. of bitstreams: 1 TES_CARLOS_ROBERTO_MORATELLI_COMPLETO.pdf: 3582142 bytes, checksum: 0a19ec1c6739e7bab8f09b9e60f2bde3 (MD5) Previous issue date: 2016-03-22 / O poder de processamento presente nos sistemas embarcados modernos permite a ado??o de t?cnicas de virtualiza??o. Juntamente com os ganhos em redu??o de custo e melhor utiliza??o dos recursos, como por exemplo uma melhor utiliza??o do processador, a virtualiza??o possibilita a co-execu??o de diferentes sistemas operacionais em um processador, sejam eles sistemas operacionais de tempo real (RTOS) e/ou de prop?sito geral (GPOS). A implementa??o da t?cnica de virtualiza??o esta baseada em um m?dulo de software denominado hypervisor. Devido a complexidade de se desenvolver uma nova camada de virtualiza??o especialmente projetada para sistemas embarcados, muitos autores propuseram modifica??es em sistemas de virtualiza??o que s?o largamente empregados em servidores na nuvem para melhor adapta-los ?s necessidades dos sistemas embarcados. Contudo, a utiliza??o de mem?ria e os requisitos temporais de alguns dispositivos embarcados requerem abordagens diferentes daquelas utilizadas em servidores. Al?m disso, a atual tend?ncia de utiliza??o de virtualiza??o nos dispositivos projetados para a internet das coisas (do ingl?s Internet of Things - IoT) aumentou o desafio por hypervisors mais eficientes, em termos de mem?ria e processamento. Estes fatores motivaram o surgimento de diversos hypervisors especialmente projetados para atender os requisitos dos atuais sistemas embarcados. Nesta tese, investigou-se como a virtualiza??o embarcada pode ser melhorada a partir de seu estado atual de desenvolvimento para atender as necessidades dos sistemas embarcados atuais. Como resultado, prop?e-se um modelo de virtualiza??o capaz de agregar os diferentes aspectos exigidos pelos sistemas embarcados. O modelo combina virtualiza??o completa e para-virtualiza??o em uma camada de virtualiza??o h?brida, al?m da utiliza??o de virtualiza??o assistida por hardware. Uma implementa??o baseada neste modelo ? apresentada e avaliada. Os resultados mostram que o hypervisor resultante possui requisitos de mem?ria compat?veis com os dipositivos projetados para IoT. Ainda, GPOSs and RTOS podem ser executados mantendo-se o isolamento temporal entre eles e com o baixo impacto no desempenho. / The current processing power of modern embedded systems enable the adoption of virtualization techniques. In addition to the direct relationship with cost reduction and better resource utilization, virtualization permits the integration of real-time operating systems (RTOS) and general-purpose operating systems (GPOS) on the same hardware system. The resulting system may inherit deterministic time response from the RTOS and a large software base from the GPOS. However, the hypervisor must be carefully designed. Due to the complexity of developing a virtualization layer designed specially for embedded systems from scratch, many authors have proposed modifications of the widely used server virtualization software to better adapt it to the particular needs of embedded system. However, footprint and temporal requisites of some embedded devices require different approaches than those used in server farms. Also, currently virtualization is being adapted for the field of the Internet of Things (IoT), which has increased the challenge for more efficient hypervisors. Thus, a generation of hypervisors focused on the needs of embedded systems have emerged. This dissertation investigated how embedded virtualization can be improved, starting from the current stage of its development. As a result, it is proposed a virtualization model to aggregate different aspects required by embedded systems. The model combines full and para-virtualization in a hybrid virtualization layer. In addition, it explores the newer features of embedded processors that have recently adopted hardware-assisted virtualization. A hypervisor implementation based on this model is presented and evaluated. The results show that the implemented hypervisor has memory requirements compatible with devices designed for IoT. Moreover, general-purpose operating systems and real-time tasks can be combined while keeping them temporally isolated. Finally, the overall virtualization overhead is for most part lower than in other embedded hypervisors.

Neste trabalho foi desenvolvido um software para ser embarcado em um sistema autônomo baseado em arquitetura ARM, como o objetivo de detecção da posição de picos de um espectro refletido por uma rede de Bragg gravada em fibra óptica (FBG) e interrogadas pelo Interrogador comercial I-MON. O software foi desenvolvido para ser embarcado em uma plataforma pcDuino o qual permite o monitoramento em tempo real e os dados podem ser visualizados em uma interface gráfica. Para detecção da posição dos picos foi aplicado um algoritmo que aproxima os dados experimentais por uma função gaussiana através do método dos mínimos quadrados. O sistema foi caracterizado a partir do monitorado da temperatura sobre a superfície de uma célula termoelétrica, as leituras foram realizadas entre 0°C e 100°C. Comparando a posição do pico de Bragg registrada com o sistema desenvolvido e com o software Ext_Evaluation disponibilizado pelo fabricante do interrogador I-MON, verifica-se diferença média de aproximadamente 0,010 nm. A diferença média na posição do pico de Bragg é superior a resolução de 0,5 pm informada pelo fabricante do interrogador I-MON. Contudo, geralmente interessa saber a variação na posição do pico de Bragg e não a sua posição absoluta no espectro. Assim, pode-se concluir que o algoritmo desenvolvido é eficiente na detecção da variação na posição do pico do espectro refletido por um sensor FBG. / This work developed a software to be embedded in an autonomous system based on ARM architecture, as the goal of detecting the peak position of a spectrum reflected by a Bragg grating written to optical fiber (FBG) and interrogated by the commercial Interrogator I-MON 512 E. The software was developed for the ARM architecture using the pcDuino platform which allows real-time monitoring and the data can be viewed in a graphical interface. For detecting the position of the peaks was applied to an algorithm that approximates the experimental data by a Gaussian function by the method of least squares. The system is characterized from the monitored temperature on the surface of a thermoelectric cell readings were made between 0°C and 100°C. Comparing the position of the Bragg peak registered with the system developed and the Ext_Evaluation software provided by the manufacturer of the interrogator I-MON it appears the average difference is approximately 0,010 nm. The mean difference in the position of the Bragg peak is less than 0.5 pm resolution is informed by the manufacturer of the interrogator I-MON. However, usually interested in changes in position of the Bragg peak instead of on absolute position in the spectrum. Thus, it can be concluded that the proposed algorithm is effective detecting the variation in position of Bragg peaks using FBG sensors.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2017. / Made available in DSpace on 2018-01-23T03:18:22Z (GMT). No. of bitstreams: 1 349539.pdf: 4571627 bytes, checksum: 40ceff0ae655ec66616e70aa7d5b36b4 (MD5) Previous issue date: 2017 / Este trabalho apresenta a implementação de uma estrutura de controle em cascata, muito utilizada em sistemas que possuem dois laços de controle com diferentes constantes de tempo e acesso ao sinal intermediário. O sistema de controle proposto é implementado em um hardware de alto desempenho, o myRIO, que possui um arranjo de portas programável em campo (FPGA) customizável e um processador que trabalha com um sistema operacional de tempo real, garantindo confiabilidade e determinismo ao sistema. Na malha interna da estrutura em cascata, é aplicado um controlador proporcional-integral (PI) implementado em FPGA e, na malha externa, é aplicado um controlador preditivo generalizado (GPC) implementado para execução no sistema operacional de tempo real do myRIO. A estrutura de controle foi desenvolvida de maneira que possa ser aplicada em diferentes sistemas monovariáveis, contudo foi escolhida uma planta de laboratório de controle de velocidade e corrente de um motor de corrente contínua como estudo de caso. Os resultados experimentais validaram a implementação em ambas as camadas. O período de amostragem que foi alcançado na implementação do PI no FPGA foi inferior a 10 µs e o período de amostragem da implementação do GPC no sistema operacional de tempo real foi de 13 ms (valor do tempo máximo observado), com período médio de execução inferior a 5 ms. / Abstract : This work presents the implementation of a cascade control structure, widely used in systems that have two control loops with different time constants and access to the intermediate signal. The proposed control system is implemented in a high performance hardware, myRIO, wich has a customizable field programmable gate array (FPGA) and a processor that works with a real-time operating system, guaranteeing reliability and determinism to the system. In the internal loop of the cascade structure, a proportional-integral controller (PI) implemented in FPGA is applied and, in the external loop, a generalized predictive controller (GPC) is implemented for execution in the real-time operating system of myRIO. The control structure was developed in a way that it can be applied to different monovariable systems, however a laboratory plant that consists of the control of speed and current of a direct current motor was used as a case study. The experimental results validated the implementation in both layers. The sampling period that was achieved in the implementation of the PI FPGA-embedded was less than 10 µs and the sampling period for GPC implementation in the real-time operating system was 13 ms (maximum observed value), with average execution period of less than 5 ms.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2014. / Made available in DSpace on 2015-02-05T20:37:39Z (GMT). No. of bitstreams: 1 328200.pdf: 3381287 bytes, checksum: ba3e65ec10b7f2ea5b8df03a6daa8fd3 (MD5) Previous issue date: 2014 / O projeto de Veículos Aéreos Não Tripulados (VANTs) é um processo complexo, pois diferentes fatores devem ser considerados visando garantir tanto a confiabilidade do sistema, quanto a integridade física da aeronave. Neste contexto a técnica do Hardware-in-The-Loop (HIL) tem sido aplicada de modo a proporcionar uma plataforma de testes confiável e segura para a concepção tanto da arquitetura de software, quanto dos sistemas de controle. Nesta pesquisa um ambiente de emulação em HIL é desenvolvido de forma a proporcionar a realização de testes da arquitetura de software, sendo este baseado na aplicação da técnica dos Anytime Algorithms. Esses algoritmos são aplicados tanto isolados quanto associados aos algoritmos de controle do VANT, desta forma os benefícios da sua utilização podem ser corretamente avaliados. O ambiente HIL pode ser utilizado diretamente no Matalab/Simulink, o que facilita o desenvolvimento de diferentes estratégias de controle por meio do uso desta ferramenta.<br> / Abstract : Designing Unmanned Aerial Vehicles (UAVs) is a complex process, sincedifferent engineering domains must be considered to ensure that it will flyproperly, without putting in danger the aircraft and life on the ground. Consideringthe design of the embedded computing system, the Hardware-in-The-Loop (HIL) can be applied in order to provide a test platform for both thesoftware architecture and the control algorithms. In this work a HIL structureis created to test the software architecture, which is based in the applicationof Anytime Algorithms. Such algorithms are used isolated and associatedwith the UAV control algorithms, so that their benefits for the project can beproperly evaluated. The developed HIL can be used directly by the Matlab/-Simulink tool, which facilitates its use since most control applications aredeveloped in such tool.

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2015. / Made available in DSpace on 2015-09-08T04:10:00Z (GMT). No. of bitstreams: 1 334103.pdf: 474482 bytes, checksum: e8c8770f10b59df4df1e70854aa60a94 (MD5) Previous issue date: 2015 / A computação embarcada requer crescente vazão sob baixa potência. Ela requer um aumento de eficiência energética quando se executam programas de crescente complexidade. Muitos sistemas embarcados são também sistemas de tempo real, cuja correção temporal precisa ser garantida através de análise de escalonabilidade, a qual costuma assumir que o WCET de uma tarefa é conhecido em tempo de projeto. Como resultado da crescente complexidade do software, uma quantidade significativa de energia é gasta ao se prover instruções através da hierarquia de memória. Como a cache de instruções consome cerca de 40% da energia gasta em um processador embarcado e afeta a energia consumida em memória principal, ela se torna um relevante alvo para otimização. Entretanto, como ela afeta substancialmente o WCET, o comportamento da cache precisa ser restrito via  cache locking ou previsto via análise de WCET. Para obter eficiência energética sob restrições de tempo real, é preciso estender a consciência que o compilador tem da plataforma de hardware. Entretanto, compiladores para tempo real ignoram a energia, embora determinem rapidamente limites superiores para o WCET, enquanto compiladores para sistemas embarcados estimem com precisão a energia, mas gastem muito tempo em  profiling . Por isso, esta tese propõe um método unificado para estimar a energia gasta em memória, o qual é baseado em Interpretação Abstrata, exatamente o mesmo substrato matemático usado para a análise de WCET em caches. As estimativas mostram derivadas que são tão precisas quanto as obtidas via  profiling , mas são computadas 1000 vezes mais rápido, sendo apropriadas para induzir otimização de código através de melhoria iterativa. Como  cache locking troca eficiência energética por previsibilidade, esta tese propõe uma nova otimização de código, baseada em pré-carga por software, a qual reduz a taxa de faltas de caches de instruções e, provadamente, não aumenta o WCET. A otimização proposta é comparada com o estado-da-arte em  cache locking parcial para 37 programas do  Malardalen WCET benchmark para 36 configurações de cache e duas tecnologias distintas (2664 casos de uso). Em média, para obter uma melhoria de 68% no WCET,  cache locking parcial requer 8% mais energia. Por outro lado, a pré-carga por software diminui o consumo de energia em 11% enquanto melhora em 15% o WCET, reconciliando assim eficiência energética e garantias de tempo real.<br> / Abstract : Embedded computing requires increasing throughput at low power budgets. It asks for growing energy efficiency when executing programs of rising complexity. Many embedded systems are also real-time systems, whose temporal correctness is asserted through schedulability analysis, which often assumes that the WCET of each task is known at design-time. As a result of the growing software complexity, a significant amount of energy is spent in supplying instructions through the memory hierarchy. Since an instruction cache consumes around 40% of an embedded processor s energy and affects the energy spent in main memory, it becomes a relevant optimization target. However, since it largely impacts the WCET, cache behavior must be either constrained via cache locking or predicted by WCET analysis. To achieve energy efficiency under real-time constraints, a compiler must have extended awareness of the hardware platform. However, real-time compilers ignore energy, although they quickly determine bounds for WCET, whereas embedded compilers accurately estimate energy but require time-consuming profiling. That is why this thesis proposes a unifying method to estimate memory energy consumption that is based on Abstract Interpretation, the very same mathematical framework employed for the WCET analysis of caches. The estimates exhibit derivatives that are as accurate as those obtained by profiling, but are computed 1000 times faster, being suitable for driving code optimization through iterative improvement. Since cache locking gives up energy efficiency for predictability, this thesis proposes a novel code optimization, based on software prefetching, which reduces miss rate of unlocked instruction caches and, provenly, does not increase the WCET. The proposed optimization is compared with a state-of-the-art partial cache locking technique for the 37 programs of the Malardalen WCET benchmarks under 36 cache configurations and two distinct target technologies (2664 use cases). On average, to achieve an improvement of 68% in the WCET, partial cache locking required 8% more energy. On the other hand, software prefetching decreased the energy consumption by 11% while leading to an improvement of 15% in the WCET, thereby reconciling energy efficiency and real-time guarantees.

SOUZA, O. Metodologia para porte do sistema operacional Linux para sistemas embarcados. 2007. 78 f. Dissertação (Mestrado em Engenharia de Teleinformática) – Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2007. / Submitted by Marlene Sousa (mmarlene@ufc.br) on 2016-04-05T12:10:56Z No. of bitstreams: 1 2007_dis_osouza.pdf: 947735 bytes, checksum: 7e9a83068dadae0c7e247ec7883cd3fc (MD5) / Approved for entry into archive by Marlene Sousa(mmarlene@ufc.br) on 2016-04-05T19:04:01Z (GMT) No. of bitstreams: 1 2007_dis_osouza.pdf: 947735 bytes, checksum: 7e9a83068dadae0c7e247ec7883cd3fc (MD5) / Made available in DSpace on 2016-04-05T19:04:01Z (GMT). No. of bitstreams: 1 2007_dis_osouza.pdf: 947735 bytes, checksum: 7e9a83068dadae0c7e247ec7883cd3fc (MD5) Previous issue date: 2007-10-07 / Embedded system development frequently uses the “trial and error” approach for Operating System (OS) porting,resulting in incomplete or inconsistent porting. In this work, we present a pioneer work addressing this issue. We propose a complete method for detecting OS parts that should be adjusted in order to port the OS into a new hardware platform. The proposed method combines information from the OS source-code and peculiarities of the new hardware platform, resulting in: a complete list of source-codes that must be adjusted; the interdependence between these source-codes; the priority order of modifications for each source-code; and an effort-based schedule to help planning the modifications. In addition, we propose an algorithm dealing with source-code’s cyclic references. Finally, we present a study-case based on an application developed according the proposed method. / Em projetos de desenvolvimento de sistemas embarcados normalmente adota-se uma abordagem de “tentativa e erro” nas atividades relacionadas ao porte do sistema operacional(SO), resultando em um porte incompleto ou inconsistente. Nesta pesquisa apresenta-se um trabalho original onde se propõe uma solução para esta abordagem através de uma metodologia completa para a detecção das partes do SO que devem ser ajustadas de forma que o SO seja portado para a nova plataforma de hardware. A metodologia proposta combina as informações do código-fonte do SO e as particularidades do novo hardware, resultando em: uma lista completa do código-fonte que deve ser ajustado; a interdependência entre estes códigos-fonte; a ordem de prioridade de modificação para cada código-fonte; e um cronograma baseado em esforço, para auxiliar o planejamento das modificações. Adicionalmente, propõe-se um algoritmo para a resolução de referências cíclicas em arquivos de código-fonte. Por fim, é apresentado um estudo de caso baseado em uma aplicação desenvolvida segundo a metodologia proposta.

Programa de Pós-Graduação em Ciência da Computação. Departamento de Ciência da Computação, Instituto de Ciências Exatas e Biológicas, Universidade Federal de Ouro Preto. / Submitted by Oliveira Flávia (flavia@sisbin.ufop.br) on 2015-11-03T18:46:29Z No. of bitstreams: 2 license_rdf: 22190 bytes, checksum: 19e8a2b57ef43c09f4d7071d2153c97d (MD5) DISSERTAÇÃO_IdealTrafficFramework.pdf: 4394447 bytes, checksum: 59957d5d4058cc84135f55c4a16f0df1 (MD5) / Approved for entry into archive by Gracilene Carvalho (gracilene@sisbin.ufop.br) on 2015-11-04T17:03:17Z (GMT) No. of bitstreams: 2 license_rdf: 22190 bytes, checksum: 19e8a2b57ef43c09f4d7071d2153c97d (MD5) DISSERTAÇÃO_IdealTrafficFramework.pdf: 4394447 bytes, checksum: 59957d5d4058cc84135f55c4a16f0df1 (MD5) / Made available in DSpace on 2015-11-04T17:03:17Z (GMT). No. of bitstreams: 2 license_rdf: 22190 bytes, checksum: 19e8a2b57ef43c09f4d7071d2153c97d (MD5) DISSERTAÇÃO_IdealTrafficFramework.pdf: 4394447 bytes, checksum: 59957d5d4058cc84135f55c4a16f0df1 (MD5) Previous issue date: 2012 / The evolution and dissemination of network communication technology and the advanced status of embedded devices encourage the creation of solutions for monitoring cities in various environments. Intelligent Transportation Systems (ITS) is an area that makes use of these technologies, so that end-users can benefit from applications that deliver information in real time. On the other hand, administrating these applications is not a trivial task. Components may fail and invalidate an application. Usually, traffic application's architecture is centralized, fact that increases the cost of maintenance and reduces the flexibility of resources reuse. There are features required on ITS such as adaptability, scalability, heterogeneity, interoperability, openness, accessibility, and flexibility. It was not found on the literature any related work that aims to cover all these features, although some of them are requisites for ITS developed for use in North America and Europe. In this work we present IDEAL-TRAFFIC: a framework based on SOA architecture for building monitoring applications, with the ability to manage the state of the applications. IDEAL-TRAFFIC provides a simple interface that enables system administrators create applications and make them available to end-users. A self-adaptation process is included in the IDEAL-TRAFFIC framework in order to ensure fault tolerance. For the implementation of these features, rules of the application need to be considered and might depend upon the minimum of human intervention, since the framework can use third part systems or legacy systems to retrieve relevant data to continue running an application. In this thesis we have applied the IDEAL-TRAFFIC to two use cases to illustrate its use for ITS. In the first use case, we demonstrate the use of the framework in static nodes. In the second use case, we show how the framework may be integrated with vehicular networks. Three experiments have been launched. In all executions we reproduced the first use case over embedded devices. In order to demonstrate the framework accordance with the main ITS requirements, we illustrate the creation of services using XML SOA files, the communication among devices, the integration of the framework with a legacy system, and the scalability of the system. In all experiments we have obtained the expected results. This fact shows that the IDEAL-TRAFFIC is in accordance with the main ITS requirements. In the experiments launched, it was proved that the use of XML is an effective and efficient alternative, to create applications using services available by several nodes on the network. The proposed process reduces the time of creation of applications.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2015. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2015-05-28T16:21:03Z No. of bitstreams: 1 2015_OscarEduardoAnaconaMosquera.pdf: 17764906 bytes, checksum: d1b86737146452cd8e7bda19f3180dfc (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2016-04-27T19:09:16Z (GMT) No. of bitstreams: 1 2015_OscarEduardoAnaconaMosquera.pdf: 17764906 bytes, checksum: d1b86737146452cd8e7bda19f3180dfc (MD5) / Made available in DSpace on 2016-04-27T19:09:16Z (GMT). No. of bitstreams: 1 2015_OscarEduardoAnaconaMosquera.pdf: 17764906 bytes, checksum: d1b86737146452cd8e7bda19f3180dfc (MD5) / Este trabalho apresenta a implementação em hardware de um algoritmo para a restauração para imagens que tenham sofrido degradação por movimento relativo entre a câmera e a cena (motion blur). O borramento da imagem é modelado matematicamente com o processo de convolução entre a função de degradação (Point Spread Function-PSF) e a imagem real, sendo a restauração da imagem real o processo inverso (deconvolução). O algoritmo de restauração implementado neste trabalho é conhecido como algoritmo de Richardson-Lucy (RLA). Neste caso, implementou-se o RLA em uma plataforma hardware FPGA (Field Programmable Gate Array) usando a linguagem de descrição de hardware VHDL (Very Hight Description Language), assumindo ausência de ruído aditivo no sistema de captura da imagem. A metodologia para avaliar a plataforma consistiu em simular a arquitetura projetada no ModelSim, fornecendo como dados de entradas as imagens degradadas. A degradação das imagens foi obtida usando a funções fspecial e imfilter do Matlab, as quais permitiram simular o borramento de imagens por movimentos da câmera (deslocamento e ângulo). Adicionalmente, a avaliação da qualidade das imagens coletadas foi realizada usando a métrica SR-SIM (Spectral Residual Based Similarity), assim como executando uma verificação visual das mesmas. O sistema implementado fornece um pixel processado por cada ciclo de relógio da FPGA, depois de um tempo de latência, sendo 12.425 vezes mais rápido que o mesmo algoritmo implementado no processador NIOS II. Adicionalmente foram feitas comparações rodando o algoritmo em um PC Intel Core-i3 a 3,2GHz. Neste caso, a implementação do algoritmo foi realizada usando a biblioteca OpenCV. Resultados de simulações e testes com imagens reais são apresentados para dar suporte à aplicabilidade em vídeo. / This work presents the hardware implementation of an image restoration algorithm, in which the images are blurred by relative motion between camera and the scene. The blurred image process is mathematically modeled by a convolution process between the original image and the pointspread function (PSF) of the blurring system, being the image restoration the inverse process (a deconvolution process). The restoration algorithm that was implemented in this work is known as Richardson-Lucy (RLA) algorithm. In this case the RLA was implemented in an FPGA-based platform using the hardware description language VHDL (Very Hight Description Language), and assuming the absence of additive noise in the capturing image system. The methodology for evaluating the platform consists of simulating the designed architecture in the ModelSim platform, providing as data input the blurred images. The blurring process of the images was achieved by using the Matlab functions fspecial e imfilter, which allowed the simulation of blurred images by camera movements (displacement and angle). Additionally, the quality evaluation of the collected images was achieved using the SR-SIM (Spectral Residual Based Similarity) metric as well as by a visual verification of the images. The implemented system provides a processed pixel per clock cycle of the FPGA, after a latency time, being 12.425 times faster than the same algorithm implemented in software (running in the NIOS processor at 100 MHz). Additionally, comparisons have being done by running the same algorithm in a PC Intel Core-i3 with 3,2GHz. In this case, the algorithm implementation was developed using the OpenCV library. The results of simulations and respective testing with real images are also presented in order to give support to video applications.

Orientadores: Ivan Luiz Marques Ricarte, Daniel Moutinho Pataca / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-17T15:10:05Z (GMT). No. of bitstreams: 1 Azana_NilsaToyoko_M.pdf: 1128921 bytes, checksum: 636a4b2fd862f80bee64f7c19831937c (MD5) Previous issue date: 2010 / Resumo: Metodologias de avaliação estratégica têm sido utilizadas nos diversos campos do conhecimento humano, especialmente na área de engenharia e tecnologia, como ferramentas para identificar e entender as questões relacionadas à ciência, tecnologia e inovação. A rápida evolução tecnológica aliada às alterações nos modelos de negócios, provocadas pelas mudanças no comportamento do usuário, exigem inovação constante nas empresas, o que instiga a pesquisa e o desenvolvimento de novos produtos e serviços. Entretanto, o sucesso de um produto ou serviço inovador está atrelado a fatores de diversas naturezas, que vão desde a competição e evolução tecnológica até às necessidades sociais, passando pelo jogo de interesses dos atores, pelas restrições econômicas e legislativas, etc. Este trabalho desenvolve uma metodologia de avaliação estratégica para identificar as características principais de um produto ou serviço inovador. A metodologia orienta a busca de informações e fornece ferramentas para a manipulação dos dados, extraindo o conhecimento explícito e implícito dessas informações, e, por meio da construção de cenários hipotéticos, identifica a melhor solução para que o produto ou serviço aumente suas chances de sucesso. A metodologia proposta foi aplicada na avaliação estratégica do software embarcado em receptores de TV digital, por meio da exploração dos possíveis caminhos da TV interativa no Brasil. Essa avaliação mostrou que a expectativa do usuário em relação à TV digital é a de exercer um papel muito mais ativo, não só com a possibilidade de acessar e consumir diferentes informações, por meio do acesso à Internet, mas também escolhendo o momento mais adequado para o consumo de conteúdo, por meio da gravação de programas / Abstract: Strategic evaluation methodologies have been used in a large field of human knowledge, specially in areas such as engineering and technology, as a tool for identifying and understanding issues related to science, technology and innovation. The rapid technological evolution and the business model change, caused by the user's behavior change, requires constant innovation in the companies, thus demanding research and development of new products or services. However, the success of an innovative product or service is closely related to different factors like technological competition and evolution, strategies of the actors, economical constraints, legal framework, social necessities, etc. This work develops a strategic evaluation methodology aiming to identify the main features of an innovative service or product. The methodology guides the information search and provides tools for data manipulation that extracts implicit and explicit knowledge from this information. The construction of hypothetical scenarios is used to identify the best solution by which an innovative product or service might increase its probability of success. The proposed methodology was applied on a strategic evaluation of the embedded software on digital television set-top box, by means of the exploration of feasible paths to the interactive television in Brazil. This evaluation shows that the user expectation related to digital television is to play a much more active role, not only accessing and consuming different information through Internet access, but also being able to choose the time to enjoy the content through TV program recording / Mestrado / Engenharia de Computação / Mestre em Engenharia Elétrica

Orientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de Araujo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-05T00:43:06Z (GMT). No. of bitstreams: 1 Klein_FelipeVieira_M.pdf: 1314281 bytes, checksum: e347b1943f449e13f4f2d382ffd856be (MD5) Previous issue date: 2005 / Resumo: Com a constante redução do tamanho dos transistores e o conseqüente aumento do número de transistores em um mesmo chip, a potência dissipada pelos circuitos digitais está aumentando exponencialmente. As implicações do aumento de potência vão desde o aumento de custo advindo de soluções elaboradas para o resfriamento do chip e da limitação crítica do tempo de bateria até a própria destruição do chip. Por estes motivos, o projeto de circuitos digitais visando a redução do consumo de potência têm se tornado um fator cada vez mais importante no fluxo de projeto - o chamado low power design. Esta dissertação de mestrado apresenta a PowerSC, uma biblioteca que estende as capacidades de SystemC, dando suporte _a captura da atividade de transição de modelos em descrições de alto nível, em código C++. Além disso, propõe-se uma metodologia mais simples e transparente para o usuário, como uma alternativa à metodologia de uma ferramenta comercial. Outra contribuição deste trabalho é o algoritmo SMS, um algoritmo de monitoração eficiente, que consegue reduzir drasticamente o tempo de monitoração, com uma perda mínima de precisão. Os resultados experimentais obtidos mostram a factibilidade do uso de nossa abordagem para a captura efetiva da atividade de transição de modelos SystemC / Abstract: With the ever-shrinking size of the transistors and the consequent growth in the number of transistors per chip, the power dissipated by digital circuits is raising exponentially. There are several implications of the increasing of power consumption, ranging from the higher cost per chip, resulting from elaborated cooling and packaging solutions, and the critical limitation of the battery's lifetime to the circuit failure. Thus, the design of integrated circuits aiming at the reduction of the power consumption has become an important role in the design flow - the so-called low power design. This master thesis introduces the PowerSC, a library that extends the capabilities of SystemC, enabling the capture of the switching activity of high-level description models, coded in C++. Moreover, a simpler and transparent methodology is proposed, alternatively to a methodology of a commercial tool. Another contribution of this thesis is the SMS algorithm, an efficient monitoring algorithm, which can dramatically reduce the monitoring time, with a minimal loss of accuracy. The experimental results show the feasibility of the using of our approach to the effective capture of switching activity from SystemC models / Mestrado / Mestre em Ciência da Computação