The metallic single electron transistor (SET) has been shown to provide charge sensitivity on the order of 10-6 e/(Hz)1/2, when operated as a charge amplifier. This makes it an ideal candidate for low-noise measurement schemes, such as monitoring nano-mechanical oscillations, or reading out the charge state of a quantum bit. The SET operates by exploiting quantum tunneling across an ‘island’ between two insulating tunnel junctions, and can be modulated by a capacitively coupled gate electrode. A metallic SET has been fabricated and characterized at low frequencies. The device was fabricated on a silicon substrate coated with a bi-layer resist, using electron beam lithography. The Al-AlOx¬-Al tunnel junctions were created using double angle evaporation. Samples were tested near 300 mK in a custom helium-3 cryostat system. Results which characterize the SET parameters and conductance behaviour were obtained, in both the superconducting and normal states. This thesis contains a discussion of the fabrication procedures and dc measurement techniques required to produce and test a single electron transistor. Relevant background theory relating to SET operation and cryogenic laboratory techniques is presented. A brief discussion of proposed future experiments using a dual gate radio frequency SET as a more sensitive amplifier is introduced. / Thesis (Master, Physics, Engineering Physics and Astronomy) -- Queen's University, 2007-08-01 14:07:55.427

CMOS Technology has advanced for decades under the rule of Moore's law. But all good things must come to an end. Researchers estimate that CMOS will reach a lower limit on feature size within the next 10 to 15 years. In order to assure further progress in the field, new computing architectures must be investigated. These nanoscale architectures are many and varied. It remains to be seen if any will become a legitimate successor to CMOS. Single electron tunneling is a process by which electrons can be trans- ported (tunnel) across a thin insulating surface. A conducting island sepa rated by a pair of quantum tunnel junctions creates a Single Electron Transistor (SET). SETs exhibit higher functionality than traditional MOSFETs, and function best at very small feature sizes, in the neighborhood of 1nm. Many circuits must be developed before SETs can be considered a viable contender to CMOS technology. One important circuit is the Digital to Analog Converter (DAC). DACs are present on many microprocessors and microcontrollers in use today and are necessary in many situations. While other SET circuits have been proposed, including ADCs, no DAC design exists in open literature. We propose three possible SET DAC designs and characterize them with an HSPICE SET simulation model. The first design is a charge scaling architecture similar to what is frequently used in CMOS. The second two designs are based on a current steering architecture, but are unique in their implementation with SETs. / Master of Science

Le transistor monoélectronique, SET ou single-electron transistor, a été considéré comme étant l’une des alternatives au CMOS lorsqu’il atteindra le « mur technologique ». Le SET se caractérise comme un dispositif ultra faible puissance et nanométrique, mais son faible gain et sa grande dépendance à la température ont fait en sorte que la technologie SET a perdu du momentum vis-à-vis la communauté scientifique. Cependant, en ne considérant pas la technologie SET comme une remplaçante du MOSFET, mais comme quelque chose qui permettrait d’ajouter des fonctionnalités aux circuits CMOS, elle semble être très prometteuse. Cette niche est habituellement appelée l’hybridation SET-CMOS. Ce mémoire débute par une validation des circuits hybrides SET-CMOS présents dans la littérature en remplaçant le modèle de simulation de SET par un modèle beaucoup plus réaliste. De ces circuits hybrides, aucun ne fonctionnera étant donné les courants de fuite trop importants. Le re-design de ces circuits avec ces architectures a été fait avec le bon modèle SET et une technologie CMOS 22 nm, mais leurs performances n’ont pas suffi pour démontrer leur bon fonctionnement (Plage de tension de sortie très faible, aucune bande passante, circuits incomplets, forte dépendance du circuit à ce qui est connecté à la sortie, etc.). Cela a amené à la création de deux nouvelles architectures de circuits de lecture hybrides SET-CMOS. Chaque circuit est conçu avec une technologie CMOS 22 nm. L’une des architectures est principalement adaptée à une application de dispositif capteur SET, où le SET serait éloigné d’un circuit CMOS. Dans l’exemple démontré, le circuit avec le capteur SET donne une sensibilité de 8.4 V par électron peu importe la charge connectée à la sortie du circuit. La nouvelle architecture inventée servirait d’étage tampon entre un circuit numérique fait de SET et un circuit numérique CMOS conventionnel. Dans la littérature, les circuits numériques SET n’ont pas de charge typique lors de leur simulation (ex : un inverseur CMOS), ce qui fausse les résultats en promettant une fréquence haute d’opération impossible à atteindre lors d’une utilisation typique. Ce circuit de lecture numérique fait la lecture du circuit numérique SET, fait le passage entre les deux alimentations différentes et est en mesure de supporter un inverseur CMOS conventionnel à 440 MHz. La consommation de ce circuit n’est que de 5.3 nW lors d’une utilisation à 200 MHz. Cette faible consommation est tout à fait en phase avec l’utilisation de circuits numériques SET qui consomment très peu. Chaque nouvelle architecture inventée a été simulée avec l’ensemble des effets parasites que les interconnexions apportent aux circuits. Les simulations procurent ainsi des résultats plus réalistes. Un procédé de fabrication de circuits hybrides SET-CMOS, où les dispositifs SET sont fabriqués sur le BEOL des puces CMOS avancées, a été développé et testé. Il intègre le procédé nanodamascène, pour la fabrication des nanodispositifs, et la fabrication d’interconnexions/vias afin de relier le CMOS avec les SET. Une démarche pour la validation des dispositifs CMOS a aussi dû être développée et testée. Afin de s’adapter aux dispositifs CMOS à notre disposition, une conception de circuit hybride SET-CMOS a été faite. La fabrication d’un premier prototype recréant un circuit hybride SET-CMOS fût réalisée.

In this thesis, I will present the experimental results of the dynamics of superconducting single electron transistors (sSETs), under the influence of tunable dissipation. The sSET, consisting of two dc SQUIDs in series and the third gate electrode, is deposited onto a GaAs/AlGaAs heterostructure which contains a two dimensional electron gas plane 100nm beneath the substrate surface. The Josephson coupling energy, charging energy and dissipation related Hamiltonian can all be tuned in situ, while keeping others unchanged. We measured the switching current statistics and the transport properties, as a function of the dissipation and gate charge at different temperatures. If the sSET is in the classical regime where phase is a good quantum variable, we found that the switching current and corresponding Josephson energy decrease as dissipation increases. Our observation agrees qualitatively with the theoretical calculation of a single Josephson junction with dominant Josephson energy, in a frequency dependent dissipative environment where energy barrier decreases as dissipation increases in thermally activated escape regime. This dissipation dependence result can be understood as the consequence of a reduced quantum fluctuations in the charge numbers. Whereas in the charging regime, the switching current shows a 1e periodicity with respect to gate charge, indicating a pronounced charging effect. At a specific gate charge number, quantum fluctuations of the phase variable are compressed as dissipation increases, resulting in an enhanced switching current and Josephson energy. This result matches the theory of a sSET capacitively coupled to a dissipative environment qualitatively. The temperature dependence of the switching current histogram indicates the existence of both quantum and classical thermal phase diffusion. Moreover, quantum charge fluctuations are minimized at the degeneracy point, causing a sharp dip on the width of the switching current histogram. For a sSET with comparable Josephson energy and charging energy, quantum fluctuations of both phase and charge variables are significant. The influence of dissipation on the dynamics of the device is distinct in the classical and charging regimes. Dissipation compresses quantum phase fluctuations in the charging regime, whereas reduces the quantum charge fluctuations in the classical regime. The transition between these two regimes is found to be determined by the tunnel resistance of the SQUID. The competition between Josephson and charging energies, however, is not the intrinsic parameter of this transition. Our results imply that a detailed theoretical calculation of a sSET with comparable Josephson coupling energy and charging energy under the influence of dissipation is needed.

In the past decade, nanomechanical resonators have found use in the work towards understanding mesoscopic quantum systems and the necessary validation of quantum mechanics on this scale. In 2010, the observation and state manipulation of a nanomechanical quantum system was achieved for the first time by O'Connell et al.. In 2002, Knobel and Cleland proposed to use a radio frequency superconducting single-electron transistor (RF-SSET), a fast and sensitive charge amplifier, to sense the quantum-limited motion of a piezoelectrically coupled nanomechanical resonator. The work presented in this thesis is towards the realization of the RF-SSET component of this device. An in-house fabrication recipe for making SETs with tunnel junction areas < 100^2 nm^2 and resistances between 20 kΩ and 150 kΩ was developed, in the end producing six SETs with resistances (36 ± 8) kΩ that were not susceptible to aging effects. Three measurement circuits were designed and used to characterize one of these SETs in the superconducting state (SSET) and operated in the DC and RF modes in a cryostat at a base temperature of 320~mK. Lock-in measurements revealed the SSET junction capacitances as 206 and 305 aF, contributing to a charging energy of (296 ± 11) x 10^(-6) eV. The resonant LC tank, which permitted RF operation, was also characterized at base temperature. The charge sensitivity of the RF-SSET was 6.8 x 10^(-5) e/√Hz (with uncertainty between 9.6 x 10^(-4) e/√Hz and 3.5 x 10^(-5) e/√Hz). With moderate improvements to the impedance matching network formed with the LC tank and greater junction resistances, an RF-SSET charge sensitivity on the order of 10^(-6) e/√Hz, required for sensing the quantum-limited motion of the nanomechanical resonator, should be achieved. / Thesis (Master, Physics, Engineering Physics and Astronomy) -- Queen's University, 2010-08-10 17:38:43.798

In this thesis, I will present the experimental results of the dynamics of superconducting single electron transistors (sSETs), under the influence of tunable dissipation. The sSET, consisting of two dc SQUIDs in series and the third gate electrode, is deposited onto a GaAs/AlGaAs heterostructure which contains a two dimensional electron gas plane 100nm beneath the substrate surface. The Josephson coupling energy, charging energy and dissipation related Hamiltonian can all be tuned in situ, while keeping others unchanged. We measured the switching current statistics and the transport properties, as a function of the dissipation and gate charge at different temperatures. If the sSET is in the classical regime where phase is a good quantum variable, we found that the switching current and corresponding Josephson energy decrease as dissipation increases. Our observation agrees qualitatively with the theoretical calculation of a single Josephson junction with dominant Josephson energy, in a frequency dependent dissipative environment where energy barrier decreases as dissipation increases in thermally activated escape regime. This dissipation dependence result can be understood as the consequence of a reduced quantum fluctuations in the charge numbers. Whereas in the charging regime, the switching current shows a 1e periodicity with respect to gate charge, indicating a pronounced charging effect. At a specific gate charge number, quantum fluctuations of the phase variable are compressed as dissipation increases, resulting in an enhanced switching current and Josephson energy. This result matches the theory of a sSET capacitively coupled to a dissipative environment qualitatively. The temperature dependence of the switching current histogram indicates the existence of both quantum and classical thermal phase diffusion. Moreover, quantum charge fluctuations are minimized at the degeneracy point, causing a sharp dip on the width of the switching current histogram. For a sSET with comparable Josephson energy and charging energy, quantum fluctuations of both phase and charge variables are significant. The influence of dissipation on the dynamics of the device is distinct in the classical and charging regimes. Dissipation compresses quantum phase fluctuations in the charging regime, whereas reduces the quantum charge fluctuations in the classical regime. The transition between these two regimes is found to be determined by the tunnel resistance of the SQUID. The competition between Josephson and charging energies, however, is not the intrinsic parameter of this transition. Our results imply that a detailed theoretical calculation of a sSET with comparable Josephson coupling energy and charging energy under the influence of dissipation is needed.

Le contrôle du nombre et de l'état quantique d'électrons individuels est un élément clé pour la construction d'applications innovantes comme les sources à un électron ou les standards métrologiques de courant. La difficulté d'atteindre la précision métrologique pour une source de courant alimente la recherche fondamentale sur le transport individuel d'électrons dans les structures mésoscopiques. Un candidat prometteur combine le concept de quantification de la charge dans un transistor à un électron et la bande interdite de la densité d'états d'électrodes supraconductrices. Le transport corrélé en temps d'électrons entre les électrodes supraconductrices est alors assuré par la densité d'états continue de l'ilot métallique central. Le grand nombre d'états électroniques disponibles dans l'ilot, bien que favorable en termes de couplage tunnel, a néanmoins deux conséquences importantes que sont les fluctuations thermiques et des processus parasites d'ordre supérieur, ce qui limite la performance de ces dispositifs. Dans ce contexte, nous explorons le transport de charges dans un tourniquet à électrons hybride basé sur une boîte quantique en lieu et place de l'ilot métallique. Les dispositifs sont réalisés par l'électromigration contrôlée de constrictions d'Aluminium précédée par le dépôt aléatoire de nano-particules d'or. Ce procédé in-situ (réalisé à 4 K) permet l'obtention de jonctions tunnel entre des électrodes supraconductrices d'aluminium et nano-particules d'or avec un taux de succès de l'ordre de 4%. Nous caractérisons le transport statique et en fréquence dans ces nanostructures par la mesure statique du courant à une température de 100 mK dans un environnement fortement filtré, mais néanmoins compatible avec l'électro-migration, d'un réfrigérateur à dilution. L'analyse des cartes de conductance en fonction des tensions drain-source et de grille révèle une énergie de charge très élevée de l'ordre de 10 meV et un écart entre niveaux discrets d'énergie de l'ordre de 1 meV. Par une étude détaillée de l'élargissement des pics de cohérence au seuil du blocage de Coulomb, nous montrons que le transport électronique est assuré par un niveau unique dans la boîte quantique. Bien que le couplage tunnel soit faible, le temps de vie d'un électron dans un niveau donné est dominé par l'hybridation des états électroniques entre les électrodes et la boîte quantique. En effet, les fluctuations thermiques et les processus inélastiques sont inopérants du fait du grand écart d'énergie entre niveaux et de la bande interdite supraconductrice dans les électrodes. L'observation de résonances sous le seuil imposé par le blocage de Coulomb est décrite par des processus de cotunneling de type paire de Cooper-électron. Lorsqu'un signal radio-fréquence de forme sinusoïdale ou carrée est ajouté à la tension de grille, un fonctionnement de tourniquet à électron est montré. Nous obtenons un courant quantifié jusqu'à une fréquence de 200 MHz, au delà de laquelle la précision se dégrade à cause d'évènements tunnel manqués. Le couplage à un niveau unique dans la boîte quantique est clairement démontré par l'apparition d'effets de transport tunnel inversé à grande tension drain-source ainsi que l'insensibilité à la température jusqu'à environ 300 mK. Enfin, nous observons une suppression systématique du courant uniquement à basse fréquence et avec un signal r.f. sinusoïdal. En accord avec une prédiction théorique, nous montrons que les effets tunnel manqués sont causés par un processus adiabatique au travers l'anti-croisement d'un niveau quantique sur la boîte quantique avec la densité d'états des électrodes supraconductrices. Nos expériences fournissent la première démonstration expérimentale de la répulsion de niveaux entre un niveau discret et un semi-continuum, illustrant ainsi l'évolution cohérente de nos tourniquets hybrides à électron dans un régime adiabatique. / Accurate control over the state and motion of single individual electrons would enable a variety of appealing applications reaching from quantized to quantum coherent electron sources. Realizing the accuracy of quantized current sources required for a metrological standard is however extremely challenging and has naturally fuelled fundamental research into single electron transport through mesoscopic structures. A promising candidate, foreseen to meet the demand, combines the concept of quantized charge in single electron transistors (SETs) and the gapped density of states in superconducting metals (hence called hybrid electron turnstile), to produce a quantized current. The time-correlated electron transport (sub-poissonian) between the superconducting leads is conveyed by the continuous density of states of the central normal island. The large amount of available states at the normal island, although favorable in terms of tunnel coupling, has nevertheless two important ramifications i.e. 1) thermal fluctuations and 2) adverse higher-order processes, which limit the performance of hybrid electron turnstiles. Inspired by this ingenious application and the advances in quantum dot trans- port, we explore the operation of a hybrid electron turnstile embodying a bottom-up quantum dot instead of the usual metallic island. The desired devices are obtained by controlled electromigration of aluminium nano-wires preceded by the deposition of gold nano-particles. This in-situ process (conducted at 4 K) produces pristine tunnel junctions between aluminium leads and gold nano-particles with a yield of about 4%. We characterize the stationary and turnstile operation by direct current measurements at 100 mK, in a heavily filtered, but electromigration compatible, inverse dilution refrigerator. Analysis of the acquired conductance maps under stationary conditions, reveal a large charging energy (> 10 meV) and mean level spacing (> 1 meV). With a detailed study of the coherence peak broadening at the Coulomb blockade (CB) threshold, we show that electron transport through the quantum dot is conveyed by a single quantum level. Although the tunnel coupling is weak, the single level life-time is dominated by the lead - quantum dot hybridization as thermal energy fluctuation and in-elastic scattering are suppressed by the large single level spacing on the quantum dot and the superconducting gap in the leads. The observation of sub-threshold resonances parallel to the CB diamond edges are consistent with earlier predicted higher-order Cooper-pair - electron (CPE) cotunneling processes. Under turnstile operation a periodic modulation signal (sine or square wave) is added to the static gate potential. We demonstrate quantized current up to 200 MHz at which its accuracy starts to worsen due to missed tunnel events. Strong experimental evidence of the single quantum dot level nature of our turnstile device is provided by a sharp onset of backtunneling processes and the temperature-robust operation beyond 300 mK. Finally we observe a systematic current suppression unique to the low frequency sine wave operation. Supported by theoretical work, we show that the underlying missed tunnel events are caused by adiabatic traverses across the avoided crossing of a quantum dot level and superconducting gap edges. These experiments deliver the first experimental observation of the level repulsion between an electronic discrete state and a semi-continuum and demonstrate the quantum coherent evolution of our devices under adiabatic operation conditions.

Single electron transistors (SET) have attracted significant attention as a potential building block for post CMOS nanoelectronic devices. However, lack of reproducible and parallel fabrication approach and room temperature operation are the two major bottlenecks for practical realization of SET based devices. In this thesis, I demonstrate large scale single electron transistors fabrication techniques using solution processed single wall carbon nanotubes (SWNTs) and studied their electron transport properties. The approach is based on the assembly of individual SWNTs via dielectrophoresis (DEP) at the selected position of the circuit and formation of tunnel barriers on SWNT. Two different techniques: i) metal-SWNT Schottky contact, and ii) mechanical templating of SWNTs were used for tunnel barrier creation. Low temperature (4.2K) transport measurement of 100 nm long metal-SWNT Schottky contact devices show that 93% of the devices with contact resistance (RT) > 100 K? show SET behavior. Majority (90%) of the devices with 100 K? < RT < 1 M?, show periodic, well-de?ned Coulomb diamonds with a charging energy ~ 15 meV, represents single electron tunnelling through a single quantum dot (QD), defined by the top contact. For high RT (> 1M?), devices show multiple QDs behaviors, while QD was not formed for low RT ( < 100 K?) devices. From the transport study of 50 SWNT devices, a total of 38 devices show SET behavior giving an yield of 76%. I also demonstrate room temperature operating SET by using mechanical template technique. In mechanical template method individual SWNT is placed on top of a Al/Al2O3 local gate which bends the SWNT at the edge and tunnel barriers are created. SET devices fabricated with a template width of ~20 nm shows room temperature operation with a charging energy of ~150 meV. I also discussed the detailed transport spectroscopy of the devices.

No description available.

La réduction (« scaling ») continue des dimensions des transistors MOSFET nous a conduits à l'ère de la nanoélectronique. Le transistor à effet de champ multi-grilles (MultiGate FET, MuGFET) avec l'architecture «nanofil canal» est considéré comme un candidat possible pour le scaling des MOSFET jusqu'à la fin de la roadmap. Parallèlement au scaling des CMOS classiques ou scaling suivant la loi de Moore, de nombreuses propositions de nouveaux dispositifs, exploitant des phénomènes nanométriques, ont été faites. Ainsi, le transistor monoélectronique (SET), utilisant le phénomène de «blocage de Coulomb», et le transistor à atome unique (SAT), en tant que transistors de dimensions ultimes, sont les premiers dispositifs nanoélectroniques visant de nouvelles applications comme la logique à valeurs multiples ou l'informatique quantique. Bien que le SET a été initialement proposé comme un substitut au CMOS («Au-delà du dispositif CMOS»), il est maintenant largement considéré comme un complément à la technologie CMOS permettant de nouveaux circuits fonctionnels. Toutefois, la faible température de fonctionnement et la fabrication incompatible avec le procédé CMOS ont été des contraintes majeures pour l'intégration SET avec la technologie FET industrielle. Cette thèse répond à ce problème en combinant les technologies CMOS de dimensions réduites, SET et SAT par le biais d'un schéma d'intégration unique afin de fabriquer des transistors « Trigate » nanofil. Dans ce travail, pour la première fois, un SET fonctionnant à température ambiante et fabriqués à partir de technologies CMOS SOI à l'état de l'art (incluant high-k/grille métallique) est démontré. Le fonctionnement à température ambiante du SET nécessite une île (ou canal) de dimensions inférieures à 5 nm. Ce résultat est obtenu grâce à la réduction du canal nanofil ‘‘trigate'' à environ 5 nm de largeur. Une étude plus approfondie des mécanismes de transport mis en jeu dans le dispositif est réalisée au moyen de mesures cryogéniques de conductance. Des simulations NEGF tridimensionnelles sont également utilisées pour optimiser la conception du SET. De plus, la cointégration sur la même puce de MOSFET FDSOI et SET est réalisée. Des circuits hybrides SET-FET fonctionnant à température ambiante et permettant l'amplification du courant SET jusque dans la gamme des milliampères (appelé «dispositif SETMOS» dans la littérature) sont démontrés de même que de la résistance différentielle négative (NDR) et de la logique à valeurs multiples. Parallèlement, sur la même technologie, un transistor à atome unique fonctionnant à température cryogénique est également démontré. Ceci est obtenu par la réduction de la longueur de canal MOSFET à environ 10 nm, si bien qu'il ne comporte plus qu'un seul atome de dopant dans le canal (diffusée à partir de la source ou de drain). A basse température, le transport d'électrons à travers l'état d'énergie de ce dopant unique est étudié. Ces dispositifs fonctionnent également comme MOSFET à température ambiante. Par conséquent, une nouvelle méthode d'analyse est développée en corrélation avec des caractéristiques à 300K et des mesures cryogéniques pour comprendre l'impact du dopant unique sur l'échelle MOSFET à température ambiante. / Continuous scaling of MOSFET dimensions has led us to the era of nanoelectronics. Multigate FET (MuGFET) architecture with ‘nanowire channel' is being considered as one feasible enabler of MOSFET scaling to end-of-roadmap. Alongside classical CMOS or Moore's law scaling, many novel device proposals exploiting nanoscale phenomena have been made either. Single Electron Transistor (SET), with its unique ‘Coulomb Blockade' phenomena, and Single Atom Transistor (SAT), as an ultimately scaled transistor, are prime nanoelectronic devices for novel applications like multivalued logic, quantum computing etc. Though SET was initially proposed as a substitute for CMOS (‘Beyond CMOS device'), it is now widely considered as a compliment to CMOS technology to enable novel functional circuits. However, the low operation temperature and non-CMOS fabrication process have been major limitations for SET integration with FET. This thesis makes an effort at combining scaled CMOS, SET and SAT through a single integration scheme enabling trigate nanowire-FET, SET or SAT. In this work, for the first time, fabrication of room temperature operating SET on state-of-the-art SOI CMOS technology (featuring high-k/metal gate) is demonstrated. Room temperature operation of SET requires an island (or channel) with dimensions of 5 nm or less. This is achieved through reduction of trigated nanowire channel to around 5 nm in width. Further study of carrier transport mechanisms in the device is carried out through cryogenic conductance measurements. Three dimensional NEGF simulations are also employed to optimize SET design. As a step further, cointegration of FDSOI MOSFET and SET on the same die is carried out. Room temperature hybrid SET-FET circuits enabling amplification of SET current to micro-ampere range (proposed as ‘SETMOS device' in literature), negative differential resistance (NDR) and multivalued logic are shown. Alongside this, on the same technology, a Single Atom Transistor working at cryogenic temperature is also demonstrated. This is achieved through scaling of MOSFET channel length to around 10 nm that enables having a single dopant atom in channel (diffused from source or drain). At low temperature, electron transport through the energy state of this single dopant is studied. These devices also work as scaled MOSFETs at room temperature. Therefore, a novel analysis method is developed correlating 300 K characteristics with cryogenic measurements to understand the impact of single dopant on scaled MOSFET at room temperature.