Made available in DSpace on 2014-06-12T15:52:45Z (GMT). No. of bitstreams: 1 license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2009 / Análise de requisitos é uma tarefa crítica em qualquer projeto de Sistema Embarcado de Tempo-Real (ERTS). Normalmente, esses sistemas possuem restrições severas de tempo que precisam ser satisfeitas para o correto funcionamento, visto que violações podem ser catastróficas, tais como perdas de vidas ou grande quantias de recursos financeiros. Além disso, existem sistemas onde energia é outra restri»c~ao que também precisa ser satisfeita. Assim, a descoberta precoce dos potenciais problemas podem reduzir os riscos da propagação dos erros da especificação para o código final. É importante ressaltar que o custo da detecção de um erro após a entrega do sistema é, no mínimo, 10-100 vezes maior do que ele tivesse sido detectado em tempo de especificação do sistema. Atualmente, a forma mais amplamente usada para modelar requisitos de sistemas críticos é através das linguagens semiformais, tais como SysML (System Modelling Lan- guage) ou UML (Unified Modeling Language), devido principalmente a sua notação amigável e intuitiva. No entanto, os modelos semiformais gerados por essas linguagens, por si só não fornecem suporte para avaliação de desempenho das especificações dos sis- temas, assim, faz-se necessário o mapeamento destes modelos semiformais para modelos formais. Pois, modelos formais são apoiados por fundamentos matemáticos sólidos, que suportam sua semântica precisa, estimulam a avaliação de desempenho e fornecem su- porte para verificações das propriedades qualitativas e análises. Esses modelos formais, no entanto, não são intuitivos e requerem um considerável esforço por parte dos proje- tistas para entenderem a notação usada. Assim, é sensato adotar o uso colaborativo dos modelos semiformais e formais. Portanto, afím de obter a integração dos modelos formais e semiformais, este trabalho propõe o mapeamento dos diagramas comportamentais da SysML em uma Rede de Petri Temporizada. As restrições de tempo e anotações energia são representadas pelo novo profile da UML MARTE (Modeling and Analysis of Real-time and Embedded systems). Além disso, uma metodologia de avaliação de desempenho das especifícas de sistemas críticos é proposta, com o intuito de auxiliar o processo de modelagem e avaliação. Por fim, estudos de caso são apresentados mostrando a aplicabilidade deste trabalho

Made available in DSpace on 2014-06-12T15:57:05Z (GMT). No. of bitstreams: 2 arquivo3138_1.pdf: 1790380 bytes, checksum: 8d08d6e97caeb1942c705627bab1ddc6 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2007 / Centro de Estudos Avançados do Recife / Engenharia de software visa criar software de maneira econômica, que seja confiável e que trabalhe eficientemente em máquinas reais. Um de seus principais objetivos é obter um grau de qualidade mínimo que, em geral, significa uma baixa taxa de defeitos. Considerando que qualidade é crítico para o sucesso do software, o uso de testes vem crescendo. Testes objetivam revelar a presença de erros o mais cedo possível no ciclo de desenvolvimento. Embora teste de software seja uma atividade complexa, geralmente não é realizada sistematicamente devido a uma série de fatores como limitações de tempo, recursos e qualificação técnica dos envolvidos. Dessa forma, a automação de testes é uma tendência na área de testes. Esse trabalho está inserido no contexto de um projeto de pesquisa realizado pela Motorola em parceria com o Centro de Informática da Universidade Federal de Pernambuco denominado CInBTCRD (CIn and Brazil Test Center Research and Development Project). Na Motorola, a automação de testes faz-se por meio de um framework denominado de TAF (Test Automation Framework), o qual simula a interação de um ser humano com um aparelho celular, além de poder capturar o estado e outras informações importantes do aparelho. Testes reusam implementações já definidas no TAF para criar os scripts de teste, bem como novas implementações são criadas quando o reuso não é possível. Visto que bastante tempo é gasto para criar tais implementações, este trabalho propõe criar uma estratégia que, dado um script de teste, gere código para o TAF das funcionalidades ainda não implementadas automaticamente. Para gerar tais códigos, foi utilizada a linguagem formal CSP (Communicating Sequential Processes) como base. CSP foi criada para especificar e projetar comportamentos de sistemas concorrentes e distribuídos. CSP possui uma teoria de refinamentos associada, a qual é o alicerce de nossa proposta. O uso de refinamento em nossa proposta é relativamente simples: dado um teste em TAF descrito usando CSP e o comportamento de um celular também em CSP, a relação de refinamento só será satisfeita quando todos os elementos contidos no teste estiverem de acordo com o definido no comportamento do celular. Assim sendo, nesse trabalho usamos a ferramenta BxT (Behavior Extractor Tool) que desenvolvemos no contexto do projeto de pesquisa para extrair automaticamente um modelo CSP de um celular, bem como reusamos um outro trabalho que consegue representar casos de teste em CSP e criamos um algoritmo que usa esses elementos e a teoria da refinamento de CSP para completar certas partes do caso de teste com o auxílio do modelo do celular. Finalmente, o teste em CSP resultante é novamente escrito em TAF e dessa forma conseguimos atualizar o framework automaticamente

Made available in DSpace on 2014-06-12T15:58:54Z (GMT). No. of bitstreams: 1 license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2003 / Hardware/software co-design é uma metodologia utilizada para o desenvolvimento de sistemas digitais compostos por componentes de software e por componentes de hardware, que possibilita obter um drástico ganho de produtividade no desenvolvimento de tais sistemas. Este ganho de produtividade pode ser utilizado na exploração de diversas alternativas de solução, a fim de se conseguir melhorar a qualidade e reduzir o custo do projeto final. Com o recente crescimento da utilização de sistemas embarcados distribuídos, os projetistas têm cada vez mais utilizado ambientes de hardware/software co-design que suportem esta categoria de projetos. O co-design de sistemas embarcados distribuídos é uma tarefa ainda mais desafiadora, pois cada fase da metodologia tem que considerar as restrições físicas impostas pelas características distribuídas destes sistemas. Um dos desafios do co-design de sistemas embarcados distribuídos está na geração de comunicação entre processos alocados em diferentes sistemas embarcados. Trata-se de uma tarefa tediosa, propícia a erros e que consome bastante tempo quando não é realizada automaticamente, pois, a cada nova situação a ser analisada, a ausência de uma ferramenta de auxílio ao projeto força o projetista do sistema a refazer todos os parâmetros que são dependentes da aplicação e customizar os subsistemas de comunicação de maneira a refletir a nova arquitetura a ser analisada. O objetivo principal desse trabalho foi o desenvolvimento de um ambiente que gere automaticamente uma biblioteca de componentes de comunicação para sistemas embarcados que estão distribuídos. O sistema deve suportar projetos de diferentes escalas e com topologia qualquer. Para tanto, foi definido um modelo de comunicação, foi proposta uma arquitetura de rede para a qual o sistema deve gerar os componentes de comunicação e foi realizado o desenvolvimento de uma biblioteca de componentes de comunicação com especificações de implementação em hardware e em software, que suportam inclusive comunicação através da Internet. Como resultado do trabalho, foi implementado um sistema de geração automática de componentes de comunicação, GCCom, que oferece suporte ao desenvolvimento de projetos de sistemas embarcados distribuídos

Made available in DSpace on 2014-06-12T15:58:55Z (GMT). No. of bitstreams: 2 arquivo4749_1.pdf: 860768 bytes, checksum: f47e41219790526c6f185f6c76e4135d (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2004 / No competitivo mercado de sistemas digitais dedicados, a crescente demanda por produtos com funcionalidades cada vez mais complexas tem tornado o projeto de tais sistemas um grande desafio. Neste cenário, torna-se necessária a construção de modelos virtuais do sistema, em diferentes níveis de abstração, a fim de permitir a exploração do espaço de projeto e a validação funcional do mesmo, antes de sua implementação final. SystemC é uma biblioteca de classes C++ que permite a construção de tais modelos. Embora ferramentas comuns de C++ possam ser usadas para desenvolver modelos em SystemC, elas não atendem às necessidades específicas da modelagem de sistemas. Ferramentas específicas precisam reconhecer os elementos de SystemC nos arquivos-fonte, para poderem prestar qualquer tipo de auxílio ao projetista, nas atividades de modelagem, análise, validação, etc. Neste trabalho, apresentamos uma técnica, e uma ferramenta-protótipo, para a identificação e extração de informação estrutural de modelos em SystemC, usando algoritmos de casamento de padrões sobre o grafo semântico extraído dos códigos-fonte por uma ferramenta de extração para C++. A ferramenta-protótipo foi usada com sucesso em vários exemplos de modelos em SystemC, dentre eles o modelo de uma CPU RISC.

Made available in DSpace on 2014-06-12T15:59:42Z (GMT). No. of bitstreams: 2 arquivo5505_1.pdf: 1159363 bytes, checksum: 2f89106cbd882a565f9dbd214538ef51 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2006 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / A hierarquia da memória é um elemento importante a ser otimizado em plataformas configuráveis. Muitas configurações de cache necessitam ser avaliadas a fim encontrar a melhor escolha em termos de desempenho, área de silício, ou do consumo de potência a uma aplicação. A maioria de modelos para estimar essas métricas são dependentes de parâmetros como o tamanho da cache e de sua taxa respectiva da falta. Ao invés de utilizar ferramentas tradicionais para estimar a taxa da faltas na cache, através de repetitivas simulações, este trabalho propõe uma técnica simplificada, contudo eficiente, para estimar a taxa da falta de diferentes configurações de cache em apenas uma única simulação (single-pass). A abordagem propõe basicamente a geração de tabelas de localidade e de conflito, que refletem as propriedades de endereçamento do comportamento da aplicação. A técnica proposta pretende simplificar a estimativa da taxa faltas e a exploração do espaço de configurações de cache de maneira mais rápida. Uma vez que a estrutura da tabela é baseada em operações binárias elementares (comparação, deslocamento, etc), tanto implementações baseadas em software como em hardware podem ser consideradas para executar a técnica proposta. Adicionalmente, a fim suportar o ajuste de caches para aplicações múltiplas, o problema de subconjuntos do espaço de configuração de caches é exaustivamente apresentado e uma solução eficiente é discutida. Adaptado a partir de uma técnica para segmentação de séries temporais, os resultados obtidos heuristicamente na seleção de configurações oferecem a qualidade comparável à abordagem exaustiva. Tal contribuição considera o ajuste de caches configuráveis para um conjunto de aplicações, considerando um menor número de configurações possíveis, preservando ainda a economia obtida com a otimização da cache

Made available in DSpace on 2014-06-12T16:01:08Z (GMT). No. of bitstreams: 2 arquivo7167_1.pdf: 6784376 bytes, checksum: 7446fb6c6a4a94731525df40a1286747 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2005 / Ataque cardíaco é a causa de muitas mortes. Portanto, uma medicina preventiva é necessária para decrescer esse número. Eletrocardiograma pode ajudar os médicos a descobrir antecipadamente as doenças cardíacas. Entretanto, algumas localizações podem não ter um médico por perto todo o tempo para analisar um eletrocardiograma. Assim, fornecer um serviço eficiente de cuidados da saúde para países com dimensões continentais como o Brasil é um desafio. Mecanismos para um atendimento melhor e mais eficiente dos pacientes são necessários devido ao aumento do custo dos sistemas de cuidados da saúde. Esta dissertação propõe o desenvolvimento de um sistema para monitoramento dos sinais vitais (incluindo o eletrocardiograma - ECG) através dos PDAs (Personal Digital Assistent). Portanto, isto tem tornado possível o atendimento local, na residência dos pacientes, por agentes de saúde com o suporte de médicos especialistas através da segunda opinião (diagnóstico adicional). Assim, a análise remota do eletrocardiograma através da Internet permite que médicos diagnostiquem remotamente doenças cardíacas. A abordagem proposta suporta: gravação e visualização das formas de onda do ECG pelo PDA e navegador. Os agentes de saúde usam o PDA para enviar as informações do paciente, juntamente com seu eletrocardiograma, para o servidor do hospital HealthNet. Logo, o médico pode analisar o eletrocardiograma através do sistema e fornecer o retorno para o agente de saúde. Desenvolvemos um sistema capaz de enviar e receber informações médicas armazenadas no PDA do agente de saúde. O médico pode usar um navegador e a Internet para analisar esta informação e fornecer sua opinião, a qual é enviada de volta para o agente de saúde para ajudá-lo no tratamento do paciente. Afim de torná-lo fácil para uso pelos médicos e agentes de saúde, uma interface gráfica amigável foi desenvolvida. Métodos para um acesso eficiente dos dados tem sido também desenvolvido para cobrir as restrições de armazenamento dos PDAs

Submitted by Isaac Francisco de Souza Dias (isaac.souzadias@ufpe.br) on 2016-04-26T17:47:29Z No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) DISSERTACAO Jose Rodrigues de Oliveira Neto.pdf: 16621430 bytes, checksum: fb1803a2a724e072379eae9f12089387 (MD5) / Made available in DSpace on 2016-04-26T17:47:29Z (GMT). No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) DISSERTACAO Jose Rodrigues de Oliveira Neto.pdf: 16621430 bytes, checksum: fb1803a2a724e072379eae9f12089387 (MD5) Previous issue date: 2015-07-28 / CNPQ / O presente trabalho descreve a investigação e desenvolvimento de soluções para excitação Redes Neurais Pulsadas de tempo real a partir de grandezas físicas transduzidas e sinais simulados. Para isso foi desenvolvido um hardware dedicado de baixo custo capaz de transformar dados em trens de spikes, que são processados por essas redes. O sistema visa converter sinais digitais em spikes de neurônios artificiais, que são pulsos de 1 ms de duração. O sistema ainda pode organizar neurônios que disparam conjuntamente, a fim de gerar os três códigos neurais mais importantes descritos na literatura da neurociência: codificação por taxa de disparos, codificação por populações e codificação temporal. São descritas ainda duas topologias de amostradores (samplers) que discretizam representações na forma de populações neurais, que devem ser processadas segundo a abordagem Computação por Assembleias Neurais. Uma das topologias recolhe amostras na forma de populações de neurônios ativos durante um período definido (codificação por população), enquanto a outra recolhe amostras baseada na diferença temporal entre spikes (codificação temporal). Os sinais resultantes da amostragem podem ser utilizados internamente na rede como representações discretas de informações. Os sinais amostrados podem ainda ser utilizados como entradas de circuitos de tomada de decisão, cuja descrição das características e simulações também é parte deste trabalho. / This work describes the research and development of solutions for excitement of real-time Spiking Neural Networks from transduced physical quantities and simulated signals. For this it developed a dedicated low cost hardware able to turn data into spike trains, which are processed by these networks. The systemaims to convert digital signals into spikes of artificial neurons, which are pulses of 1 ms. The system can even arrange neurons that fire together to generate the three most important neural codes described in the neuroscience literature: rate coding, populations coding and temporal coding. Two topologies of samplers are described; these topologies discretize representations in the form of neural populations that should be processed according to Neural Assembly Computing approach. One of these topologies collects samples as populations of neurons active during a defined period (population coding), while the other topology collects samples based on the time difference between spikes (temporal coding). The signals resulting from the sample can be used internally in the network as discrete representations of information. The sampled signals may also be used as inputs of decision-making circuits, the description of the characteristics and simulation of these circuits is also part of this work.

Submitted by Irene Nascimento (irene.kessia@ufpe.br) on 2017-01-30T18:03:51Z No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) Dissertação - Elias Marques V4.2 (Revisão Biblioteca).pdf: 4899848 bytes, checksum: 78834b022de3c1d5eb7fcee1273f65c7 (MD5) / Made available in DSpace on 2017-01-30T18:03:51Z (GMT). No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) Dissertação - Elias Marques V4.2 (Revisão Biblioteca).pdf: 4899848 bytes, checksum: 78834b022de3c1d5eb7fcee1273f65c7 (MD5) Previous issue date: 2016-02-22 / FACEPE / Este trabalho de dissertação apresenta a concepção e implantação de um sistema controlador de arranjo de antenas capaz de integrar-se a uma rede de comunicação SCADA e direcionar o diagrama de radiação de um arranjo de antenas, garantindo melhor comunicação entre estação base e remota. É apresentado um circuito de RF capaz de realizar o controle automático das fases de alimentação de um arranjo de antenas composto por diversos dispositivos de RF, incluindo um defasador de 8 bits. São apresentados testes destes dispositivos bem como a caracterização de ramos constituídos por estes componentes. Desenvolveu-se também um circuito controlador de arranjo de antenas que desempenha funções de identificação de endereços e determina as fases a serem utilizadas no controle dos defasadores. O circuito foi testado em um projeto piloto no campus da UFPE e está instalado na subestação da CELPE na cidade de Gravatá, no interior do estado de Pernambuco. / This dissertation presents the design and implementation of a Antenna Array Controller System capable of integrating into a SCADA network and directing the main radiation lobe, granting best communication between base and remote stations. An RF circuit is presented capable of automatically controlling the phases fed to the antenna array composed by several RF devices, including an 8-bit phase shifter. Tests of the devices and the characterization of braches composed by them are shown. In addition, an antenna array controller has been developed to perform functions that include the identification of an address and the determination of the phase to be used in the phase shifters’ control. The circuit was tested in a pilot project at the UFPE campus and is installed at a CELPE substation in the city of Gravatá.

Orientadores: Ivan Luiz Marques Ricarte, Daniel Moutinho Pataca / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-17T15:10:05Z (GMT). No. of bitstreams: 1 Azana_NilsaToyoko_M.pdf: 1128921 bytes, checksum: 636a4b2fd862f80bee64f7c19831937c (MD5) Previous issue date: 2010 / Resumo: Metodologias de avaliação estratégica têm sido utilizadas nos diversos campos do conhecimento humano, especialmente na área de engenharia e tecnologia, como ferramentas para identificar e entender as questões relacionadas à ciência, tecnologia e inovação. A rápida evolução tecnológica aliada às alterações nos modelos de negócios, provocadas pelas mudanças no comportamento do usuário, exigem inovação constante nas empresas, o que instiga a pesquisa e o desenvolvimento de novos produtos e serviços. Entretanto, o sucesso de um produto ou serviço inovador está atrelado a fatores de diversas naturezas, que vão desde a competição e evolução tecnológica até às necessidades sociais, passando pelo jogo de interesses dos atores, pelas restrições econômicas e legislativas, etc. Este trabalho desenvolve uma metodologia de avaliação estratégica para identificar as características principais de um produto ou serviço inovador. A metodologia orienta a busca de informações e fornece ferramentas para a manipulação dos dados, extraindo o conhecimento explícito e implícito dessas informações, e, por meio da construção de cenários hipotéticos, identifica a melhor solução para que o produto ou serviço aumente suas chances de sucesso. A metodologia proposta foi aplicada na avaliação estratégica do software embarcado em receptores de TV digital, por meio da exploração dos possíveis caminhos da TV interativa no Brasil. Essa avaliação mostrou que a expectativa do usuário em relação à TV digital é a de exercer um papel muito mais ativo, não só com a possibilidade de acessar e consumir diferentes informações, por meio do acesso à Internet, mas também escolhendo o momento mais adequado para o consumo de conteúdo, por meio da gravação de programas / Abstract: Strategic evaluation methodologies have been used in a large field of human knowledge, specially in areas such as engineering and technology, as a tool for identifying and understanding issues related to science, technology and innovation. The rapid technological evolution and the business model change, caused by the user's behavior change, requires constant innovation in the companies, thus demanding research and development of new products or services. However, the success of an innovative product or service is closely related to different factors like technological competition and evolution, strategies of the actors, economical constraints, legal framework, social necessities, etc. This work develops a strategic evaluation methodology aiming to identify the main features of an innovative service or product. The methodology guides the information search and provides tools for data manipulation that extracts implicit and explicit knowledge from this information. The construction of hypothetical scenarios is used to identify the best solution by which an innovative product or service might increase its probability of success. The proposed methodology was applied on a strategic evaluation of the embedded software on digital television set-top box, by means of the exploration of feasible paths to the interactive television in Brazil. This evaluation shows that the user expectation related to digital television is to play a much more active role, not only accessing and consuming different information through Internet access, but also being able to choose the time to enjoy the content through TV program recording / Mestrado / Engenharia de Computação / Mestre em Engenharia Elétrica

Orientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de Araujo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-05T00:43:06Z (GMT). No. of bitstreams: 1 Klein_FelipeVieira_M.pdf: 1314281 bytes, checksum: e347b1943f449e13f4f2d382ffd856be (MD5) Previous issue date: 2005 / Resumo: Com a constante redução do tamanho dos transistores e o conseqüente aumento do número de transistores em um mesmo chip, a potência dissipada pelos circuitos digitais está aumentando exponencialmente. As implicações do aumento de potência vão desde o aumento de custo advindo de soluções elaboradas para o resfriamento do chip e da limitação crítica do tempo de bateria até a própria destruição do chip. Por estes motivos, o projeto de circuitos digitais visando a redução do consumo de potência têm se tornado um fator cada vez mais importante no fluxo de projeto - o chamado low power design. Esta dissertação de mestrado apresenta a PowerSC, uma biblioteca que estende as capacidades de SystemC, dando suporte _a captura da atividade de transição de modelos em descrições de alto nível, em código C++. Além disso, propõe-se uma metodologia mais simples e transparente para o usuário, como uma alternativa à metodologia de uma ferramenta comercial. Outra contribuição deste trabalho é o algoritmo SMS, um algoritmo de monitoração eficiente, que consegue reduzir drasticamente o tempo de monitoração, com uma perda mínima de precisão. Os resultados experimentais obtidos mostram a factibilidade do uso de nossa abordagem para a captura efetiva da atividade de transição de modelos SystemC / Abstract: With the ever-shrinking size of the transistors and the consequent growth in the number of transistors per chip, the power dissipated by digital circuits is raising exponentially. There are several implications of the increasing of power consumption, ranging from the higher cost per chip, resulting from elaborated cooling and packaging solutions, and the critical limitation of the battery's lifetime to the circuit failure. Thus, the design of integrated circuits aiming at the reduction of the power consumption has become an important role in the design flow - the so-called low power design. This master thesis introduces the PowerSC, a library that extends the capabilities of SystemC, enabling the capture of the switching activity of high-level description models, coded in C++. Moreover, a simpler and transparent methodology is proposed, alternatively to a methodology of a commercial tool. Another contribution of this thesis is the SMS algorithm, an efficient monitoring algorithm, which can dramatically reduce the monitoring time, with a minimal loss of accuracy. The experimental results show the feasibility of the using of our approach to the effective capture of switching activity from SystemC models / Mestrado / Mestre em Ciência da Computação