Orientador: Alice Maria B. H. Tokarnia / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T17:26:02Z (GMT). No. of bitstreams: 1 Silva_ChristianFariasda_M.pdf: 922587 bytes, checksum: a34c7f681e08e8f95ea8b0c13d0564d7 (MD5) Previous issue date: 2003 / Mestrado

Orientador : Guido C. S. de Araujo / Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-03T22:37:24Z (GMT). No. of bitstreams: 1 Rigo_Sandro_D.pdf: 1618748 bytes, checksum: d86fcc62eb13221a1e6cb3ce90f1e252 (MD5) Previous issue date: 2004 / Doutorado / Ciência da Computação / Doutor em Ciência da Computação

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Mecânica, Florianópolis, 2015. / Made available in DSpace on 2015-09-29T04:06:45Z (GMT). No. of bitstreams: 1 334696.pdf: 3964704 bytes, checksum: 43c28771ec861e119b92c4c72ab804d4 (MD5) Previous issue date: 2015 / É comum na indústria petrolífera a utilização de dutos para transporte de óleo e gás. Devido ao ambiente hostil em que operam, esses dutos estão sujeitos a avarias como corrosão e amassamentos. Com o objetivo de auxiliar na identificação dessas avarias, foi desenvolvido em trabalhos anteriores um sistema de perfilômetria óptica que utiliza a triangulação cônica a laser e processamento de imagens para medir o perfil geométrico interno de dutos. Esse sistema de medição utiliza cabos para conectar o sensor a um computador, que processa as imagens e armazena os resultados das medições. A utilização de cabos restringe a autonomia de medição para aproximadamente cinquenta metros devido à perda de qualidade do sinal. Essa restrição limita o uso do perfilômetro a pequenos trechos do duto. Este trabalho avalia potenciais alternativas para o aumento da autonomia do perfilômetro, visando a inspeção de dutos de comprimento superior a novecentos metros. A pesquisa realizada indicou o uso de sistemas embarcados como a alternativa mais viável sem que haja o comprometimento das características metrológicas e funcionais do perfilômetro. Uma comparação entre as arquiteturas de sistemas embarcados revelou as possibilidades de (a) realizar o simples armazenamento das imagens, ou (b) o processamento embarcado através de soluções hibridas. As soluções foram desenvolvidas e analisadas experimentalmente para avaliar as características de consumo e desempenho. Esses testes apontaram o uso do sistema embarcado baseado na arquitetura CPU+GPU para processamento como a alternativa mais viável. Por fim, foram destacadas as modificações necessárias a esse sistema para futura implementação no perfilômetro a fim de dotá-lo da autonomia necessária para a aplicação em dutos de comprimento superior a novecentos metros.<br> / Abstract : The use of pipelines for oil and gas transportation is a common industry practice. Due to the hostile environment where they operate, these pipelines are subject to damages such as, corrosion and dents. An optical profilometer, which uses the conical triangulation combined with image processing, was previously developed to assess and quantify the amount of damages by measuring the inner geometry of pipelines. This measurement system uses cables to connect the sensor to a computer, which process the images, compute and saves the results. The use of cables restricts the measurement autonomy to fifty meters due to technical limitations. This restriction limits the use of the profilometer to small portions of the pipeline. This work evaluate potential alternatives to increase the profilometer autonomy, aiming the inspection of pipelines above nine hundred meters. The developed research pointed the use of embedded systems as the most viable alternative without degradation of the metrological and functional characteristics of the profilometer. A comparison between the embedded systems architectures revealed two possibilities: (a) save the images for later processing, or (b) embedded processing these images using hybrid devices. The solutions where developed and experimentally analyzed to evaluate the power consumption and performance characteristics. These tests indicated the use of an embedded system based on CPU+GPU architecture as the most viable alternative. To finalize, the necessary modifications for this system to future implantation in the profilometer where pointed.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2017. / Made available in DSpace on 2017-11-28T03:23:35Z (GMT). No. of bitstreams: 1 348693.pdf: 26285766 bytes, checksum: a3ec105d1ecc1cd5109df9338829e684 (MD5) Previous issue date: 2017 / A perda auditiva afeta cerca de 360 milhões de pessoas mundialmente. Ela atinge todas as faixas etárias e figura entre as doenças mais onerosas à sociedade. No Brasil, estima-se que 5% da população apresente algum grau de surdez. Com a crescente exposição a níveis de ruído cada vez maiores, a ocorrência de casos de perda auditiva severa vem aumentando em todas as idades. Em crianças, a perda auditiva está vinculada a dificuldades de aprendizado, e em adultos, a problemas ligados às atividades de trabalho e convívio; e em ambos os casos, percebe-se uma influência negativa da perda de sensibilidade auditiva na interação dos afetados em eventos sociais, tais como visitas guiadas e o ato de assistir televisão em grupo, levando ao isolamento e à diminuição da qualidade de vida. O efeito é agravado quando as atividades são realizadas em ambientes ruidosos, que incluem salas de aula, palestras e reuniões. As soluções comerciais disponíveis no mercado e voltadas para este problema não são compatíveis com todas as situações cotidianas vivenciadas pelos usuários. Os produtos dedicados ao uso com dispositivos multimídia não são apropriados nas situações em que o uso envolve a utilização de um microfone por parte do interlocutor, e vice-versa. Nesse contexto, a WaveTech - Soluções Tecnológicas, em parceria com a Acústica Amplivox, propõe o desenvolvimento de um sistema de auxílio auditivo voltado à ambas situações descritas anteriormente. Este documento descreve detalhadamente o fluxo de projeto desde a identificação das dificuldades enfrentadas pelos pacientes até a modelagem e implementação dos componentes de hardware e software embarcado que compõem o sistema. A solução proposta é formada por duas unidades: uma transmissora, que vai conectada à fonte sonora, e uma receptora, que disponibiliza para o usuário o som compreensível e livre de ruído. A transmissão de áudio entre as duas unidades é estabelecida através de um protocolo de comunicação sem fio adequado para todos os casos previstos. Através da realização de uma série de testes, concluiu-se que o protótipo desenvolvido atende a todos os requisitos identificados no início das atividades e que é superior aos concorrentes em termos de funcionalidades e custo. / Abstract : Hearing loss affects around 360 million people worldwide. It makes no distinction between age groups and is among the most economically costly diseases to society. Only in Brazil, it is estimated that 5% of the population presents some degree of hearing impairment. The increasing exposure to high noise levels has increased the occurrence of severe hearing loss at all ages. In children, hearing loss is commonly linked to learning difficulties, and in adults, to social activities and work related problems. In both cases, a negative influence of the auditory sensitivity loss is observed in the interaction of the affected subject in social events such as guided visits and watching television in group, leading to isolation and to an overall decrease in quality of life. The effect is even worse when the activities are conducted in noisy environments, which include classrooms, lectures, and meetings. There are several commercially available products which claim they can solve this problem, but none of them is fully compatible with all daily situations experienced by the targeted users. For instance, products aiming at situations involving multimedia devices are not suitable when the sound source is a speaker using a microphone, and vice versa. In this context, WaveTech Soluções Tecnológicas, a Florianópolis based company has partnered with market leader Acústica Amplivox to propose a hearing aid device focused specifically on the aforementioned problem. This document describes in detail the complete project flow, starting at the identification of the difficulties faced by the patients, and passing through the whole modelling and implementation stages of the embedded hardware and software components comprising the system. The final solution consists of two units: a transmitter, which is connected to a generic sound source, and a receiver, which provides the user with a high quality, noise-free version of the original audio. The communication between the two units is established through a wireless protocol suitable for all cases discussed. A series of functional and performance tests determined that the developed prototype meets all the initial requirements and that it surpasses the competitors in terms of functionality and cost.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2015. / Made available in DSpace on 2016-02-09T03:07:41Z (GMT). No. of bitstreams: 1 337435.pdf: 2132858 bytes, checksum: b0132fcf7ffec1eebcd5372ad488fa63 (MD5) Previous issue date: 2015 / O uso de agentes em aplicações com Veículos Aéreos Não-Tripulados (VANTs) tem sido explorado nos últimos anos, principalmente como alternativa para dotar o veículo de autonomia na realização de suas missões. Este trabalho tem como objetivo desenvolver um modelo de comportamento autônomo para um VANT com o uso de um agente com arquitetura BDI, explorando sua capacidade de reagir rapidamente a mudanças em seu ambiente e de ter objetivos de longo prazo a serem cumpridos até se finalizar uma dada missão. O trabalho também busca avaliar a implementação do agente na plataforma de sistema embarcado de um VANT real, a aeronave do projeto ProVant, além de apresentar uma análise e comparação do sistema proposto, baseado em lógica de predicados, com uma abordagem usual empregando uma programação imperativa, organizada em uma sequencia de comandos e ações.<br> / Abstract : The use of agents in applications with Unmanned Aerial Vehicles (UAVs) has been explored in recent years, mainly as an alternative to provide autonomy to the vehicle in carrying out their missions.This study aims to develop and evaluate a model for a UAV with the use of an agent with BDI architecture, exploring its ability to reactquickly to changes in the environment and while still having goals tobe accomplished even finish a given mission. The proposed model was implemented and embedded in a real UAV system and then compared against a usual approach employing an imperative programming.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2015. / Made available in DSpace on 2016-04-19T04:22:16Z (GMT). No. of bitstreams: 1 338165.pdf: 3669449 bytes, checksum: 28c27ca451ff6f6183a9f6d02036d480 (MD5) Previous issue date: 2015 / O número de sistemas embarcados já supera a quantidade de habitantes do nosso planeta e este número continua crescendo em ritmo acelerado. Ademais, o projeto de hardware e software está cada vez mais sofisticado e com requisitos mais rígidos para atender o exigente mercado. As consequências desta sofisticação afetam muito o desenvolvimento de software embarcado. Mesmo representando uma parcela minoritária do sistema embarcado, o software tornou-se responsável por cerca de 80% dos erros encontrados nos sistemas. Teste e depuração de software não é trivial, uma vez que é necessária a inspeção de todo o código fonte para se certificar de que o comportamento não difere das expectativas. Realizar essas atividades em sistemas embarcados é ainda mais desafiador, uma vez que os desenvolvedores precisam descobrir como otimizar o uso dos recursos, pois o teste em si tende a competir com o aplicativo sob teste pelos escassos recursos do sistema. Esta dissertação apresenta uma maneira de ajudar os desenvolvedores no processo de testar e depurar sistemas embarcados. Ela apresenta a Automação da execução de testes de software embarcado (AUTETESE), um ambiente que executa os casos de teste e emula as possíveis configurações do sistema, a fim de tentar encontrar erros na aplicação. Uma vez detectado um comportamento não especificado, o ambiente automaticamente executa a compilação, a depuração e a emulação de acordo com um arquivo de especificação. O AUTETESE é avaliado de maneira quantitativa para os critérios de tentativas realizadas versus a configuração de granularidade, o consumo de tempo para realizar o teste e depuração e o consumo de memória para suportar a execução de testes. Adicionalmente, o ambiente é avaliado de maneira qualitativa em um comparativo com ferramentas e técnicas correlatas. Os resultados mostraram que a estratégia proposta resultou em um ambiente flexível e com grande cobertura dos desafios propostos para atingir a automação de testes de software.<br> / Abstract : The number of embedded systems already exceed the number of inhabitants of this planet and this number continues to grow. Moreover, the design of hardware and software are increasingly sophisticated and more stringent requirements to meet the demanding market. The consequences of this sophistication greatly affect the development of the embedded software development. Even representing a minority of the embedded system, the software became responsible for about 80% of the errors found in the systems.Software testing and debugging is not trivial, once it needs a inspection of the entire source code to make sure that the behavior does not differ from expectations. Perform these activities in embedded systems is even more challenging, since developers need to figure out how to optimize the use of resources because the test itself tends to compete with the application under test for scarce system resources. This work presents a way to help the developers in the process of testing and debugging embedded systems. It features the automatic execution of embedded software testing (AUTETESE), an environment that runs the test cases and emulates the possible system settings in order to try to find errors in the application. Once detected an unspecified performance, the environment automatically performs compilation, emulation and debugging accordingly to the specification file.AUTETESE is evaluated quantitatively for the criteria of attempts versus granularity configuration, the time consumption for testing and debugging, and memory consumption to support the execution of tests. In addition, the environment is evaluated in a qualitative manner in comparison with related tools and techniques. Results show that the proposed strategy resulted in a flexible environment with high coverage to meet challenges posed by automation of software testing.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2016. / Made available in DSpace on 2017-02-28T04:10:39Z (GMT). No. of bitstreams: 1 344671.pdf: 991636 bytes, checksum: 2e9b1460f30d38b6d198a17b08fe6d42 (MD5) Previous issue date: 2016 / Abstract : Rigid partitions of components or modules in a hardware/software co-design flow can lead to suboptimal choices in embedded systems with dynamic or unpredictable runtime requirements. Field-Programmable Gate Array (FPGA) reconfiguration can help systems cope with dynamic non-functional requirements such as performance and power, hardware defects due to Negative-Bias Temperature Instability (NBTI) and Process, Voltage and Temperature (PVT) variations, or application requirements unforeseen at design time. This work proposes a framework for reconfigurable components whereby the reconfiguration of a component implementation is performed transparently without user intervention. The reconfiguration process is confined in system?s idle time without interfering with or being interfered by other activities occurring in the system or even peripherals performing I/O. For components with multiple implementations, our approach opportunistically and speculatively monitors system load and performance parameters to check when the reconfiguration can start. The framework differs from previous approaches in its syntax and semantics for reconfigurable components which are preserved across the multiple implementations in different substrates and the reconfiguration process that can be split into multiple steps. To quantify the impact of I/O interference on FPGA reconfiguration, we measured the execution time when loading bitstreams containing hardware components implementations from memory to the FPGA reconfiguration interface with multiple peripherals performing I/O in parallel. Moreover, a Private Automatic Branch Exchange (PABX) case study investigated the deployment of reconfigurable components in a scenario with timing constraints. A reconfiguration policy for the PABX components was proposed to deal with the unpredictable number of calls it receives by using reconfigurable hardware resources without degrading voice quality due to reconfiguration. Furthermore, we explored trade-offs between power consumption, execution time, and accuracy in a set of reconfigurable mathematical components.<br> / O particionamento estático de componentes ou módulos ao realizar o co-design hardware/software pode levar a escolhas insatisfatórias em sistemas embarcados com requisitos dinâmicos e imprevisíveis durante tempo de execução. A reconfiguração dinâmica de Field-Programmable Gate Arrays {FPGAs) pode ajudar sistemas a se adaptar em requisitos dinâmicos e não funcionais como desempenho e consumo de energia, defeitos de hardware devido ao fenômeno Negative-Bias Temperature Instability (NBTI) e variações de Processo, Tensão e Temperatura ou ainda requisitos da aplicação que não foram levados em consideração em tempo de projeto. Esse trabalho propõe um framework para componentes reconfiguráveis onde a reconfiguração da implementação de um componente é realizada de maneira transparente e sem a intervenção do usuário. O processo de reconfiguração é confinado no tempo ocioso do sistema sem interferir ou sofrer interferência de outras atividades ou mesmo periféricos realizando operações de entrada/saída. Para componentes com múltiplas implementações, nossa abordagem monitora de maneira especulativa a carga do sistema e contadores de desempenho para escolher o momento em que a reconfiguração deve se iniciar. O framework se difere de trabalhos anteriores devido à sintaxe e semântica para componentes reconfiguráveis que são preservadas nas múltiplas implementações e em diferentes substratos e no processo de reconfiguração que pode ser dividido em diversos passos. Para quantificar o impacto da interferência de entrada/saída na reconfiguração de FPGAs, foi medido o tempo de execução para carregar bitstreams contendo implementações de componentes em hardware da memória para a interface de reconfiguração de FPGA com diversos periféricos realizando operações de entrada/saída em paralelo. Além disso, o estudo de caso de um Private Automatic Branch Exchange (PABX) investigou o uso de componentes reconfiguráveis num cenário com requisitos temporais. Uma política de reconfiguração para os componentes do (PABX) foi proposta para lidar o número imprevisível de chamadas recebidas através de recursos reconfiguráveis sem degradar a qualidade da reprodução da voz devido à reconfiguração. Foram também explorados os trade-offs entre consumo de energia, tempo de execução e exatidão dos resultados num conjunto de componentes implementando operações matemáticas.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2017. / Submitted by Raquel Almeida (raquel.df13@gmail.com) on 2017-06-06T12:24:42Z No. of bitstreams: 1 2017_MarlonMarquesSoudré.pdf: 3841755 bytes, checksum: b8cb63f1adbded06ea18d5211ef11182 (MD5) / Approved for entry into archive by Raquel Viana (raquelviana@bce.unb.br) on 2017-06-23T21:06:12Z (GMT) No. of bitstreams: 1 2017_MarlonMarquesSoudré.pdf: 3841755 bytes, checksum: b8cb63f1adbded06ea18d5211ef11182 (MD5) / Made available in DSpace on 2017-06-23T21:06:12Z (GMT). No. of bitstreams: 1 2017_MarlonMarquesSoudré.pdf: 3841755 bytes, checksum: b8cb63f1adbded06ea18d5211ef11182 (MD5) Previous issue date: 2017-06-23 / Nas últimas décadas, o poder computacional de sistemas embarcados têm crescido de forma muito rápida. Em geral, tais sistema são projetados para operar sob restrições como portabilidade (peso e tamanho), consumo de recursos, baixo consumo de energia e dissipação de potência. Assim, motivado pelos fatores supracitados e pelo avanço tecnológico, assim como pela demanda crescente de desempenho por parte das aplicações embarcadas, têm surgido vários processadores e plataformas de hardware que fazem uso de arquiteturas multicore, com destaque para a Parallella, uma plataforma de alto desempenho e baixo consumo energético. Nesse sentido, o presente trabalho traz a proposta de se avaliar tal plataforma sob uma abordagem experimental, como foco em seu coprocessador Epiphany de 16 cores, quando utilizada como um acelerador em software para aplicações de controle preditivo baseado em modelo como um estudo de caso, devido sua relevância para o grupo de pesquisa do LEIA (Laboratório de Sistemas Embarcados e Aplicações de Circuitos Integrados – Universidade de Brasília). Os resultados mostram que, apesar de restrições críticas como o tamanho da memória local dos cores, a plataforma Parallella se apresenta como uma arquitetura em potencial, podendo ser vista como uma alternativa à aceleração de algoritmos em hardware. Melhorias futuras como a expansão do número de núcleos do MPSoC Epiphany e da memória local dos mesmos, como previsto pelos fundadores do projeto, poderão alavancar ainda mais o uso de tal arquitetura em aplicações embarcadas. / In the last decades, the computational power of embedded systems has grown very fast. In general, such systems are designed to operate under constraints such as portability, resource consumption, low power consumption and power dissipation. Thus, due to the aforementioned factors and technological advances, as well as the increasing demand for performance by embedded applications, there have been several processors and hardware platforms that make use of multicore architectures, with emphasis on a Parallella, a platform of high performance and low consumption. In this sense, the present work presents a proposal to evaluate such platform in an experimental approach, focusing on its Epiphany 16-core co-processor, when used as a software accelerator for model-based predictive control applications as a case study, due to its relevance to the research group of LEIA (Laboratory of Embedded Systems and Applications of Integrated Circuits - University of Brasilia). The results show that, despite critical constraints such as the local memory size of the cores, a Parallella platform presents itself as a potential architecture and can be seen as an alternative to accelerating hardware algorithms. Future improvements such as the expansion of the number of MPSoC Epiphany cores and their local memory, as predicted by the founders of the project, can leverage the use of this architecture in embedded applications

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2017. / Submitted by Raquel Almeida (raquel.df13@gmail.com) on 2017-08-03T17:51:03Z No. of bitstreams: 1 2017_SergioAndresPertuzMendez.pdf: 6221181 bytes, checksum: 6ead5ebcb0f082dc125c61d6a2ea118d (MD5) / Approved for entry into archive by Raquel Viana (raquelviana@bce.unb.br) on 2017-09-15T15:21:34Z (GMT) No. of bitstreams: 1 2017_SergioAndresPertuzMendez.pdf: 6221181 bytes, checksum: 6ead5ebcb0f082dc125c61d6a2ea118d (MD5) / Made available in DSpace on 2017-09-15T15:21:34Z (GMT). No. of bitstreams: 1 2017_SergioAndresPertuzMendez.pdf: 6221181 bytes, checksum: 6ead5ebcb0f082dc125c61d6a2ea118d (MD5) Previous issue date: 2017-09-15 / Nos últimos anos grandes avanços tecnológicos formam feitos no campo da computação e áreas correlatas, o que permitiu o desenvolvimento de sistemas robóticos sofisticados como robôs biomiméticos. Esses robôs imitam sistemas biológicos que decorrem robustez e e ciência maiores se comparados com robôs convencionais quando usados em ambientes não estruturados. Por exemplo, uma mão robótica biomimética tem uma destreza e agilidade maior para executar tarefas de manipulação e agarres do que pinças convencionais. Desde os anos oitenta, o desenvolvimento de mãos robóticas biomiméticas é o foco de pesquisa de várias equipes de investigação no mundo. Na atualidade há um número vasto de trabalhos encaminhados à construção e controle dos mesmos, os quais tem o intuito de melhorar a destreza e o desempenho das mãos e incluem tópicos como projeto da mão, mecanismos de movimento para as juntas, plataformas embarcadas e estratégias de controle. Existem várias abordagens a nível computacional que ainda não têm sido exploradas neste tipo de robôs, por exemplo o uso de um chip FPGA para o aumento de desempenho das estratégias de controle dinâmico usadas nos mesmos. O presente trabalho descreve o desenvolvimento de uma arquitetura em hardware baseada em FPGA do controlador dinâmico de uma mão robótica, o qual é sintonizado usando algoritmos de otimização bioinspirada visando para atingir estabilidade de agarre. O projeto da mão robótica realizado neste trabalho inclui o uso de mecanismos para emular os movimentos de exão-extensão dos dedos. Os mecanismos foram otimizados visando minimizar o erro de trajetória usando a mão humana como referência. Os algoritmos bioinspirados PSO, DE e GA foram implementados para otimizar o mecanismo. 32 experimentos foram realizados para cada algoritmo a m de realizar uma análise estatística para determinar o mecanismo com o melhor resultado, o qual é implementado no projeto nal do mecanismo do dedo incluído no CAD da mão completa, o qual é descrito junto com o projeto eletrônico da plataforma. O projeto nal da mão é avaliado com análise cinemática e adaptações do teste de Kapandji. Em seguida o protótipo é fabricado e montado usando diversos processos de fabricação e prototipagem, tais como corte a jato de água, torneamento e impressão 3D. Logo após, foi projetado na plataforma Matlab/Simulink em alto nível o esquema de controle de impedância dos dedos o qual foi validado usando um simulador numérico do dedo para estudar o efeito do controlador no sistema sem colocar em risco a plataforma física. A sintonização do controlador é realizada usando o algoritmo de otimização bioinspirado PSO visando reduzir o tempo de estabilidade, o sobreimpulso e o tempo de subida. Seguidamente, esses resultados foram implementados em plataformas embarcadas nas linguagens de programação C e na linguagem de descrição de hardware HDL. Após ser avaliado, o esquema de controle foi implementado em C na plataforma Arduino e mapeado em FPGA na placa de desenvolvimento ZedBoard. Uma comparação numérica e analítica foi realizada em termos do desempenho e precisão das duas abordagens. O resultado da otimização do mecanismo de exão-extensão produziu um erro de 0.2660% e o uso deste mecanismo permitiu fabricar um protótipo com dimensões e peso similar a uma mão humana real. Além disso, o protótipo atingiu os dez níveis da adaptação do teste de Kapandji. Adicionalmente, a sintonização da estratégia de controle resultou no comportamento desejado, o qual é subamortecido e com um tempo de estabilização 355ms. Similarmente, os resultados da implementação em FPGA foram satisfatórios no sentido do desempenho do tempo de execução da estratégia de controle, o qual melhorou os resultados da implementação em Arduino e outros trabalhos correlatos no estado da arte. / In recent years, huge technological advances have been made in the eld of computing sciences and related areas, which has allowed the development of sophisticated robotic systems such as biomimetic robots. These robots mimic biological systems that result in greater robustness and e ciency compared to conventional robots when used in unstructured environments. For instance, a biomimetic robotic hand has greater dexterity and agility to perform manipulation tasks and grasp than conventional grippers. Since the 1980s, the development of biomimetic robotic hands has been the focus of many research teams all over the world. Nowadays several contributions regarding the construction and control of said systems, which aim to improve the dexterity and performance of the hands and include topics such as hand design, joint mechanisms, embedded platforms and control strategies. However, even with the great available knowledge, there are still no perfect robotic hands, therefore, there is still knowledge to be contributed in the scienti c community. There are several approaches at the computational level that have not yet been explored in this type of robots, for example, the use of a single FPGA chip to increase the performance of the dynamic control schemes used. This work describes the development of an FPGA-based hardware architecture of the dynamic controller in a robotic hand, which is tuned using bioinspired optimization algorithms applied to achieve stability of grasps. The robotic hand design performed in this work includes the use of mechanisms to emulate the exionextension movements of the ngers. The mechanisms were optimized to minimize the trajectory error using the human hand as reference. The bioinspired algorithms PSO, DE and GA were implemented to optimize the mechanism. 32 experiments are performed for each algorithm to perform a statistical analysis to determine 2 the best result. This optimized mechanism was implemented in the nal design of the nger mechanism included in the CAD of the complete hand, which is described together with the electronic design of the platform. The nal hand design is evaluated with kinematic analysis and Kapandji clinical test adaptations. The prototype was manufactured and assembled using various manufacturing and prototyping processes, such as water-jet cutting, turning and 3D printing. Afterwards, the nger impedance control scheme was designed on a high level platform using Matlab/Simulink, in addition to a numerical simulator of the nger for the study of the controller e ect on the system avoiding physical damage to the system. The controller was tuned using the PSO optimization algorithm aiming to reduce the stability time, the overshoot and the rise time. These results are then implemented on embedded platforms in both C and VHDL languages. After being evaluated, the control scheme is implemented in C on the Arduino platform and was manually mapped to FPGA on the ZedBoard development board. A numerical comparison between the two approaches was done in terms of performance and accuracy. The result of the optimization of the exion-extension mechanism produced an error of 0.2660% and the use of this mechanism allowed for manufacturing the prototype with dimensions and weight similar to a real human hand. The prototype reached the ten levels of the Kapandji test tting. In addition, the tuning of the control strategy resulted in the desired behavior, which is underdamped and with a stabilization time of 355ms. Similarly, the FPGA implementation results were satisfactory in the sense of the execution-time performance of the control strategy, which improved the implementation results in Arduino and other related work in the state of the art.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2014. / Submitted by Fernanda Percia França (fernandafranca@bce.unb.br) on 2015-11-25T15:13:31Z No. of bitstreams: 1 2015_IltonPereiradeOliveira.pdf: 8452704 bytes, checksum: 07e1001d9ac0c50320df03b95c713d97 (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2016-05-17T20:23:45Z (GMT) No. of bitstreams: 1 2015_IltonPereiradeOliveira.pdf: 8452704 bytes, checksum: 07e1001d9ac0c50320df03b95c713d97 (MD5) / Made available in DSpace on 2016-05-17T20:23:46Z (GMT). No. of bitstreams: 1 2015_IltonPereiradeOliveira.pdf: 8452704 bytes, checksum: 07e1001d9ac0c50320df03b95c713d97 (MD5) / O objetivo deste trabalho é projetar um sistema embarcado baseado em um microcontrolador da família ARM, com o objetivo de simular um CLP (Controlador Lógico Programável) para aplicação em automação residencial, levando em conta vários requisitos, seguindo normas de segurança brasileiras e internacionais, programação simples, usando uma ferramenta gratuita de desenvolvimento. Neste contexto, há uma grande variedade aplicações que podem ser desenvolvidas usando um CLP residencial, tais como, controle de iluminação, controle básico de equipamentos eletrônicos, climatização de ambientes, acionamento do movimentador de portão, irrigação de jardins, abertura de persianas, alarme de segurança por meio da leitura de sensores na casa, entre outros. A proposta deste trabalho é que o CLP residencial torne-se um projeto de código aberto, incluindo todos os códigos fontes, esquemáticos e manuais de usuário, disponibilizando-os em uma página web disponível para receber modificações para novas aplicações. O sistema embarcado desenvolvido é baseado em um ARM CORTEX M3 LPC1768, incluindo também uma porta Ethernet e interfaces CAN, RS232, RS485, USBe e XBee. O sistema também conta com um RTC (relógio em tempo real), memoria interna de 512k, assim como memórias externas do tipo SD-card e EPROM. Além disso, foi desenvolvido um módulo de expansão para controle de cargas, que pode ser controlado a partir da placa-mãe usando tanto conexão XBee quanto via cabo serial. Este módulo é composto de 8 relés que oferecem conexões opto-isoladas que são dirigidas para as tarefas de automação residencial. Adicionalmente, o sistema desenvolvido foi projetado para ser aplicado em cursos de graduação com foco em disciplinas voltadas para microcontroladores e sistemas embarcados para automação e controle. Neste trabalho o quesito de interface, implícito nos CLPs comerciais, envolvendo linguagens de programação tais como Ladder (Logic Diagram Programming), FBD (Function Block Diagram), LD (Ladder Diagram), ST (Structured Text), SFC (Sequential Function Chart), entre outros, é deixado como trabalho futuro. _______________________________________________________________________________________________ ABSTRACT / The purpose of this work is to design an ARM-based embedded system, addressed to achieve the simulation of a PLC (Programmable Logic Controller) for home automation; taking into account several requirements such as low-cost, international safety standards, following the Brazilian rules, and offering simple programming by using a free tool development. In this context, there are a wide variety of applications that can be developed using a residential PLC, such as lighting control, basic control electronic equipment, air conditioning environments, gate mover driver, irrigation of gardens, opening blinds, security alarm by reading sensors in the home, among others. The purpose of this work is that the proposed residential CLP becomes an open source design, including all software files, data-sheets and user manuals, making available them on an online site, and thus available for receiving modifications for new applications. The developed embedded system is based on an ARM-3 (16-68C), and includes also an Ethernet port, as well as CAN, RS232, RS485, USB, and XBee interfaces. Additionally, the system also has a real time clock, as well as internal 512K memory and SD-card and EPROM external memories. Additionally, a daughter board has been also developed which can be accessed from the mother board using both XBee connection and via parallel cable. This daughter board is composed of 8 relays offering opto-isolated connections which are addressed for home automation tasks. Finally, the developed system has been designed to be applied in undergraduate courses focused in microcontroller application, and automation and control lectures. In this work the interface issue, implicit in commercial PLCs, involving programming languages such as Ladder (Logic Diagram Programming), FBD (Function Block Diagram), LD (Ladder Diagram), ST (Structured Text), SFC (Sequential Function Chart) among others, it is proposed as a future work.