Les travaux présentés dans cette thèse sont une contribution à l'étude d'antennes reconfigurables à base de MEMS en intégration hétérogène 3D pour les systèmes de communication millimétriques. Ces travaux de thèse s'inscrivent dans le cadre d'un projet ANR nommé SIPCOM (Intégration hétérogène 3D (System-In-Package) pour objets communicants en gamme millimétrique), qui concerne l'intégration hétérogène d'un microsystème intelligent communicant à 60GHz. Au cours de ce manuscrit, nous proposons la réalisation d'antennes sur membrane selon 3 technologies. Dans un premier temps, une nouvelle technologie simple et bas coût basée sur un empilement de FR4 et de Pyralux ainsi qu'un nouveau concept d'antenne patch sur membrane alimentée par un guide d'onde intégré via une fente de couplage sont présentés. Dans un second temps, ce nouveau concept d'antenne a été adapté afin de pouvoir l'intégrer au module SiP réalisé en technologie Silicium / BCB. Enfin, la troisième technologie basée sur des substrats de quartz permet de démontrer la faisabilité d'une antenne à balayage électronique pour laquelle chaque excitateur est intégré dans le design d'un déphaseur à base de MEMS permettant de s'affranchir des interconnexions par bonding entre le déphaseur et la partie antennaire.

L'émergence d'applications aux fréquences millimétriques et sub-millimétriques a conduit à une augmentation significative du nombre d'utilisateurs du spectre de fréquence et, par conséquent, des contraintes sur les performances des dispositifs en termes de pertes, de bande passante, de réjection hors bande, notamment pour les filtres. Afin d'adapter ces systèmes à plusieurs standards tout en réduisant les coûts de production, on assiste à la multiplication de fonctions reconfigurables en fréquence. Nos travaux ont consisté à déterminer la technologie la mieux adaptée à la réalisation de filtres reconfigurables en bande millimétrique. Les topologies proposées, ainsi que leurs synthèses associées, autorisent une excursion en fréquence importante tout en conservant un bon niveau d'adaptation. La pertinence des concepts proposés est illustrée par la réalisation d'un résonateur accordable de la bande W (94 GHz) à la bande V (60 GHz) à partir de MEMS RF répondant à des critères de performances et de fiabilité.

L'introduction de la supraconductivité dans des structures de type MOSFET en silicium ouvre de nouvelles perspectives dans la recherche en physique. Dans cette thèse, on s'intéresse aux propriétés de transport électronique au sein d'un MOSFET fabriqué avec des sources et drains supraconducteurs. Afin de garantir la reproductibilité de ces dispositifs, il est important d'intégrer des matériaux supraconducteurs compatibles avec la technologie CMOS exploitant la technologie silicium qui a pour énorme avantage d'être véritablement fiable et mature. L'idée fondamentale est de réaliser un nouveau type de circuit supraconducteur avec une géométrie de type transistor dans lequel un supracourant non dissipatif circulant au sein du dispositif, de la source vers le drain, serait modulé par une tension de grille : un JOFET. Une perspective importante est la réalisation d'un qubit supraconducteur grâce à une technologie parfaitement reproductible et mature. Cependant, à très basse température et avec la diminution de la taille des dispositifs, deux phénomènes a priori antagonistes entrent en compétition, à savoir la supraconductivité qui implique un grand nombre d'électrons condensés dans le même état quantique macroscopique et l'interaction Coulombienne qui décrit des processus de transport à une particule. L'intérêt de l'étude est donc de réaliser de tels transistors afin de mieux comprendre comment ce genre de dispositif hybride peut s'adapter à des propriétés opposées. Dans cette thèse, j'ai étudié deux façons d'introduire la supraconductivité dans nos dispositifs. La première option est de réaliser des sources et drains en silicium rendus supraconducteurs par dopage en bore et recuit laser effectué grâce à des techniques de dopage hors-équilibre robustes et bien maîtrisées. Même si la supraconductivité du silicium très fortement dopé en bore est connue depuis 2006 et son état supraconducteur a été très bien caractérisé sur des couches bidimensionnelles, la supraconductivité du SOI, qui est le substrat initial à la base de certains transistors, n'a jamais encore été testée et étudiée. L'objectif est de pouvoir adapter ces techniques de dopage au SOI afin de le rendre supraconducteur et de pouvoir l'intégrer par la suite dans des dispositifs de type MOSFET. La seconde option considérée est la réalisation de source et drain à base de siliciures supraconducteurs tel que le PtSi. Ce siliciure est intéressant du point de vue de sa température critique relativement haute de 1K. D'un point de vue technologique, les MOSFETs à barrière Schottky présentant des contacts en PtSi supraconducteur ont été élaborés au CEA/LETI. Les mesures à très basse température au sein d'un cryostat à dilution ont mis en évidence cette compétition entre la supraconductivité et les effets d'interaction Coulombienne et ont également révélé la supraconductivité dans le MOSFET comportant des contacts en PtSi grâce notamment à l'observation du gap induit dans le dispositif. / Superconducting transport through a silicon MOSFET can open up many new possibilities ranging from fundamental research to industrial applications. In this thesis, we investigate the electric transport properties of a MOSFET built with superconducting source and drain contacts. Due to their advantages in terms of scalability and reproducibility, we want to integrate superconducting materials compatible with CMOS technology, thus exploiting the reliable and mature silicon technology. The idea is to realize a new type of superconducting circuits in a transistor geometry in which a non-dissipative supercurrent flowing through the device from source to drain will be modulated by a gate: a JOFET. One important outcome is the realization of superconducting qubits in a perfectly reproducible and mature technology. However, at low temperature and with the reduction of the size of the devices, two antagonistic phenomena appear. The dissipation-free transport of Cooper pairs competes with lossy single-particle processes due to Coulomb interactions. The goal is to understand how these two conflicting properties manifest in such hybrid devices. In this thesis, I studied two different ways of introducing superconductivity in the devices. We deployed a high boron doping and a laser annealing provided by well-controlled out-of-equilibrium doping techniques to make the silicon superconducting. Although highly boron-doped silicon has been known to be superconducting since 2006, superconductivity of SOI, the basic brick of some transistors, was never tested before. We aim at adapting those doping techniques on SOI in order to make it superconducting and to integrate it in transistor-like devices. In a second project, we study source and drain contacts fabricated with superconducting silicides such as PtSi. Such Schottky barrier MOSFETs with superconducting PtSi contacts are elaborated at the CEA/LETI. Measurements at very low temperature revealed the competition between superconductivity and Coulomb interactions and moreover, have brought evidence of superconductivity in PtSi based silicon Schottky barrier MOSFET.

Les besoins en débit d’information à transmettre ne cessent de croitre. Aussi la généralisation des émetteurs-récepteurs large-bande implique l’intégration de solutions sur une technologie silicium CMOS afin que leur cout soit compatible avec une application grand public. Si l’intégration massive des traitements numériques est facilitée par les dernières technologies CMOS, la fonction de conversion analogique-numérique est quant à elle plus difficile. En effet, afin d’optimiser l’étage frontal analogique, le convertisseur analogique-numérique (CAN) doit répondre à des contraintes très fortes en termes de largeur de bande (de l’ordre du GHz) et de résolution (de 10 à 14bits). Les convertisseurs analogique-numérique basés sur l’entrelacement temporel (CAN-ET) connaissent un essor remarquable car ce sont aujourd’hui les seuls à pouvoir répondre aux deux contraintes énoncées ci-dessus. Cependant, cette structure de CAN reste sensible aux défauts d’appariement entre ses différentes voies de conversion et voit ses performances limitées par la présence de raies parasites liées à des erreurs statiques (offset et gain) et dynamiques (skew et bande passante). Pour réduire l’impact des erreurs dynamiques, nous avons implémenté une calibration mixte en technologie FD-SOI 28nm. Dans une première partie, un état de l’art portant sur les différentes techniques de minimisation et de compensations analogiques des erreurs de skew et bande passante est réalisé. A partir de cette étude, nous proposons différentes techniques analogiques pour compenser les d´esappariements de bande passante et de skew. Pour compenser le skew, nous profitons des avantages de la technologie FD-SOI en modulant fortement la tension de la face arrière d’un ou plusieurs transistor(s) d’ échantillonnage. Concernant l’erreur de bande passante, nous proposons d’ajuster la résistance équivalente du T/H en adaptant la résistance à l’état passant des transistors d’échantillonnage de cinq manières différentes. Pour définir parmi toutes les compensations proposées celle qui est la plus adaptée à nos besoins, nous comparons différents critères de performance. Après avoir identifié la meilleure compensation de skew et de bande passante, nous avons, dans une dernière partie, implémenté une calibration mixte des erreurs statiques et dynamiques o`u l’estimation numérique est basée sur la méthode des Moindres Carrés. / Data transmission requirements are ever more stringent, with respect to more throughput, less power consumption and reduced cost. The cable TV market is where broadband transceivers must continuously innovate to meet these requirements. In these transceivers, the analog front-end part must be adapted to meet the increasingly tighter specifications of the newest standards. A key bottleneck is the Analogto- Digital Converter (ADC), which must reach a sampling rate of several Gigasamples per second at effective conversion resolutions in the range of 10 to 14 bits. Among the possible choices, converters based on Time-Interleaving (TI-ADC) are experiencing remarkable growth, and today they appear to be the best candidates to rmeet the two constraints set out above. However, TI-ADCs are hampered by mismatches between its different conversion channels, which result in degraded performance due to the appearance of mismatch spurs in the frequency domain, arising both from static errors (gain and offset mismatch) and dynamic (skew and bandwidth) errors. To reduce these errors, we have investigated a mixeddomain calibration strategy for TI-ADCS in 28nm FDSOI technology. We strongly focused the analog compensation of dynamic errors. This report begins with a review of the state-of-theart w.r.t. the mismatch reduction and analog compensation techniques for both dynamic errors. Based on these results, we then introduce a variety of analog techniques aimed at compensating the bandwidth and skew mismatches. In order to compensate for the skew, we make the most of the FD-SOI technology by tightly regulating the voltage of the back gate of one or several sampling transistors. For the bandwidth error, we recommend that the T/H equivalent resistor be adjusted, adapting the on-resistor of the sampling transistors using up to five different techniques. Once the most appropriate skew and bandwidth compensations were identified, we ultimately implemented a mixed calibration of static and dynamic errors along with a digital calculation based upon the "Least- Squares" method.

La technologie CMOS SOI (« Silicon On Insulator ») a déjà montré son intérêt pour les circuits numériques par rapport à la technologie CMOS sur substrat massif (« bulk »). Avec l'entrée des technologies CMOS dans l'ère des dimensions nanométriques, les transistors atteignent des fréquences de coupures élevées, ouvrant la voie aux applications hyperfréquences et de ce fait à l'intégration sur la même puce des circuits numériques, analogiques et hyperfréquences. Cependant, la piètre qualité des éléments passifs reste le principal verrou des technologies CMOS pour y parvenir.<br />Les travaux effectués lors de cette thèse portaient sur l'étude des aptitudes de la technologie CMOS SOI 130 nm de ST-Microelectronics pour des applications hyperfréquences au-delà de 20 GHz. Ils consistaient plus précisément à concevoir des circuits de démonstration pouvant entrer dans la composition d'une chaîne d'émission/réception. Trois amplificateurs distribués en bande K ont d'abord été conçus et mesurés. Malgré des pertes élevées dans les lignes de transmission limitant ainsi la bande passante et le gain, les performances mesurées montrent l'intérêt de cette technologie pour les hyperfréquences. Ensuite, une nouvelle série de démonstrateurs – amplificateurs distribués, amplificateurs faible bruit et mélangeurs actifs – a été conçue en employant des lignes à plus faibles pertes que celles utilisées précédemment. Les résultats de simulation montrent que le produit gain-bande des amplificateurs distribués a doublé en conservant la même architecture. Les simulations des amplificateurs faible bruit et des mélangeurs actifs montrent des performances à l'état de l'art en CMOS.