L'évolution des technologies microélectroniques augmente la sensibilité des circuits intégrés face aux perturbations (impact de particules, perte de l'intégrité du signal...). Le comportement erroné d'un circuit peut être inacceptable et une analyse de sûreté à haut niveau d'abstraction permet de choisir les protections les plus adaptées et de limiter le surcoût induit par une éventuelle reprise de la description. Cette thèse porte sur le développement d'une méthodologie et d'un environnement améliorant l'étude de la robustesse de circuits intégrés numériques. L'approche proposée met en œuvre un prototype matériel d'une version instrumentée du circuit à analyser. L'environnement comprend trois niveaux d'exécution dont un niveau logiciel embarqué qui permet d'accélérer les expériences en conservant une grande flexibilité : l'utilisateur peut obtenir le meilleur compromis entre complexité de l'analyse et durée des expériences. Nous proposons également de nouvelles techniques d'instrumentation et de contrôle des injections afin d'améliorer les performances de l'environnement. Une évaluation prédictive de ces performances renseigne l'utilisateur sur les paramètres les plus influents et sur la durée de l'analyse pour un circuit et une implantation de l'environnement donnés. Enfin la méthodologie est appliquée pour l'analyse de deux systèmes significatifs dont un système matériel/logiciel construit autour d'un microprocesseur SparcV8.

Le développement rapide des systèmes embarqués et les exigences croissantes auxquelles ils sont soumis créent un besoin de techniques innovantes en terme de conception, de vérification et de validation. Les méthodes formelles fournissent des approches intéressantes à la conception de ces systèmes, notamment pour des études de sûreté de fonctionnement (SdF). Le formalisme choisi est basé sur les Réseaux de Petri Colorés (RdPC). L'avantage de ces modèles, en plus d'être très expressifs et formels, est qu'ils permettent d'exprimer le double caractère des systèmes étudiés : statique et dynamique. Le défi relevé par cette thèse est d'utiliser des modèles établis, décrivant l'architecture et/ou le comportement de systèmes, pour en extraire des informations de SdF en général et de diagnostic de défaillances en particulier. L'approche proposée est une analyse structurelle par accessibilité arrière de RdPC. Elle peut être décomposée en deux parties. La première consiste en la proposition d'un outil pour réaliser cette analyse : le RdPC inverse. Il est obtenu grâce à l'application de transformations structurelles sur le RdPC original. La seconde partie est la mise en \oe uvre de l'analyse. Cette partie requiert des mécanismes complémentaires dont le plus important est l'enrichissement du marquage. L'approche proposée est étudiée de deux points de vue complémentaires : algorithmique et théorique. Le point de vue algorithmique consiste à proposer des modèles de transformations pour l'inversion des RdPC et la mise en \oe uvre de l'analyse. L'aspect théorique vise à offrir une base formelle à l'approche en appliquant deux méthodes (l'algèbre linéaire et la logique linéaire) pour prouver notre approche.

La complexité des nouveaux systèmes ne cesse de grandir, en terme d'intégration de multiples technologies, de nombre de composants, ainsi qu'en terme de performances attendues. De plus, leur phase de conception doit également garantir la tenue de délais stricts pour un coût maîtrisé. Beaucoup de ces systèmes doivent notamment fournir des performances élevées en terme de Sûreté de Fonctionnement (SdF). Les analyses de SdF à mener dans ces cas doivent concilier temps et qualité d'étude, être réalisées à des niveaux de description parfois peu élevés et être capables de traiter de multiples technologies. C'est pourquoi nous avons cherché durant cette thèse à décrire une méthode d'analyse de la SdF des systèmes complexes, intégrée aux méthodes d'Ingénierie Système (IS) utilisées, que nous avons nommé MéDISIS. Les travaux de cette thèse s'attachent donc à rendre plus efficaces les analyses de SdF au cours du processus d'IS, en créant des outils et méthodes intégrés aux outils actuels de conception et proposant un support efficace pour les études SdF. Les méthodes d'Ingénierie Système Basée sur les Modèles sont les plus efficaces pour la création de tels systèmes. Nous plaçons donc ces travaux dans un référentiel utilisant un modèle central, que nous supposons écrit en SysML. Nous avons alors approfondi 3 axes de recherches : Utiliser le langage SysML comme point d'ancrage du processus d'IS intégrant les analyses de SdF, Extraire des diagrammes SysML fonctionnels les informations nécessaires aux études de risques et Exploiter les représentations SysML pour les études formelles de SdF. Dans ce contexte, nous illustrons l'emploi de MéDISIS sur la problématique du projet CAPTHOM, dont l'objectif est de bâtir une solution innovante pour la détection de présence humaine. Cette recherche nous conduit à la réalisation d'un simulateur de réseau de capteurs capable d'évaluer la réponse à des scénarios de stimulation et d'optimiser le placement des capteurs.

La complexité des nouveaux systèmes ne cesse de grandir, en terme d’intégration de multiples technologies, de nombre de composants, ainsi qu’en terme de performances attendues. De plus, leur phase de conception doit également garantir la tenue de délais stricts pour un coût maîtrisé. Beaucoup de ces systèmes doivent notamment fournir des performances élevées en terme de Sûreté de Fonctionnement (SdF). Les analyses de SdF à mener dans ces cas doivent concilier temps et qualité d’étude, être réalisées à des niveaux de description parfois peu élevés et être capables de traiter de multiples technologies. C’est pourquoi nous avons cherché durant cette thèse à décrire une méthode d’analyse de la SdF des systèmes complexes, intégrée aux méthodes d’Ingénierie Système (IS) utilisées, que nous avons nommé MéDISIS. Les travaux de cette thèse s’attachent donc à rendre plus efficaces les analyses de SdF au cours du processus d’IS, en créant des outils et méthodes intégrés aux outils actuels de conception et proposant un support efficace pour les études SdF. Les méthodes d’Ingénierie Système Basée sur les Modèles sont les plus efficaces pour la création de tels systèmes. Nous plaçons donc ces travaux dans un référentiel utilisant un modèle central, que nous supposons écrit en SysML. Nous avons alors approfondi 3 axes de recherches : Utiliser le langage SysML comme point d’ancrage du processus d’IS intégrant les analyses de SdF, Extraire des diagrammes SysML fonctionnels les informations nécessaires aux études de risques et Exploiter les représentations SysML pour les études formelles de SdF. Dans ce contexte, nous illustrons l’emploi de MéDISIS sur la problématique du projet CAPTHOM, dont l’objectif est de bâtir une solution innovante pour la détection de présence humaine. Cette recherche nous conduit à la réalisation d’un simulateur de réseau de capteurs capable d’évaluer la réponse à des scénarios de stimulation et d’optimiser le placement des capteurs. / The design processes of new innovative systems must be able to master the increasing complexity brought by the need of integrating multiple technologies, utilized by even more components with high awaited performances. Moreover, stakeholders impose strict delays and costs on their development phase. Many of those systems are intended to possess strong reliability performances. This kind of system must include in their design phase complicated reliability analysis, within a limited time and with limited resources. Therefore, we tackle in this thesis the construction of a methodology, named MéDISIS, for integrating reliability analysis in the design processes using Model-Based System Engineering techniques. The main goal of this work is to make the reliability analysis more efficient during the engineering process, by creating methods and tools using or being included in the current design softwares utilised by system engineers. As we assume that SysML is the best language for Model-Based System Engineering, we developed 3 axes: Using SysML as the language used for the central model of all developments. Extracting the needed information on the dysfunctional behaviour, from functional SysML description studied with classic FMEA-like techniques. Setting translations between SysML descriptions and formal models for reliability studies. Finally, the use of MéDISIS is exemplified on the CAPTHOM project, aiming at developing a new human presence sensor. This study leads us to create a simulation and optimisation software for sensor networks design.

La probabilité des fautes transitoires augmente avec l'évolution des technologies. Plusieurs approches ont été proposées pour analyser très tôt l'impact de ces fautes sur un circuit numérique. Il est notamment possible d'utiliser une approche fondée sur l'injection de fautes dans une description VHDL au niveau RTL. Dans cette thèse, nous apportons plusieurs contributions à ce type d'analyse. Un premier aspect considéré est la prise en compte de l'environnement du circuit numérique lors des campagnes d'injection. Ainsi, une approche basée sur une analyse de sûreté de fonctionnement multi-niveaux a été développée et appliquée sur un exemple. Les injections sont réalisées dans le circuit numérique décrit au niveau RTL alors que le reste du système est décrit à un niveau d'abstraction plus élevé. L'analyse des résultats montre que certaines défaillances apparaissant au niveau du circuit n'ont en fait aucun impact sur le système. Nous présentons ensuite les avantages de la combinaison de deux types d'analyses : la classification des fautes en fonction de leurs effets, et l'analyse plus détaillée des configurations d'erreurs activées dans le circuit. Une campagne d'injection de fautes de type SEU a été réalisée sur un microcontrôleur 8051 décrit au niveau RTL. Les résultats montrent que la combinaison des analyses permet au concepteur de localiser les points critiques, facilitant l'étape de durcissement. Ils montrent également que, dans le cas d'un processeur à usage général, les configurations d'erreurs peuvent être dépendantes du programme exécuté. Cette étude a également permis de montrer que l'injection d'un très faible pourcentage des fautes possibles permet déjà d'obtenir des informations utiles pour le concepteur. La même méthodologie a été utilisée pour valider la robustesse obtenue avec un durcissement au niveau logiciel. Les résultats montrent que certaines fautes ne sont pas détectées par les mécanismes implémentés bien que ceux-ci aient été préalablement validés par des injections de fautes basées sur un simulateur de jeu d'instructions. Le dernier aspect de cette thèse concerne l'injection de fautes dans des blocs analogiques. En fait très peu de travaux traitent du sujet. Nous proposons donc un flot global d'analyse pour circuits numériques, analogiques ou mixtes, décrits au niveau comportemental. La possibilité d'injecter des fautes dans des blocs analogiques est discutée. Les résultats obtenus sur une PLL, choisie comme cas d'étude, sont analysés et montrent la faisabilité de l'injection de fautes dans des blocs analogiques. Pour valider le flot, des injections de fautes sont également réalisées au niveau transistor et comparées à celles réalisées à haut niveau. Il apparaît une bonne corrélation entre les résultats obtenus aux deux niveaux.

La probabilité des fautes transitoires augmente avec l'évolution des technologies. Ceci a suscité un intérêt croissant pour les méthodes prédictives d'analyse des comportements erronés d'un circuit. Ce travail porte sur l'étude de deux aspects complémentaires : l'injection de fautes dans des circuits décrits au niveau RTL et l'analyse des résultats obtenus à l'issue de campagnes d'injection.<br />Nous présentons une nouvelle approche pour la génération de mutants, permettant l'instrumentation d'un circuit pour des modèles de fautes hétérogènes. Pendant la définition d'une campagne d'injection de fautes, le flot d'analyse que nous avons proposé permet au concepteur d'introduire, dans le même circuit, des inversions de bits uniques (SEU) ou multiples (MBF), ou encore des transitions erronées. En outre, nous avons visé une génération de mutant la plus efficace selon plusieurs contraintes qui incluent (1) la modification simple et automatique de la description initiale du circuit, (2) l'optimisation des entrées additionnelles pour le contrôle d'injection et (3) la réduction du surcoût matériel après synthèse pour une bonne compatibilité avec des campagnes d'injection de fautes basées sur l'émulation.<br />Dans le flot d'analyse, un modèle comportemental est généré permettant au concepteur d'identifier les chemins de propagation d'erreurs dans le circuit. Une telle analyse vise à identifier, très tôt dans le flot de conception, les modes de défaillance inacceptables d'un circuit afin de modifier immédiatement sa description et ainsi améliorer sa robustesse.<br />Nous présentons des résultats obtenus suite à des injections multi niveaux dans des descriptions VHDL de circuits numériques. Ces résultats démontrent qu'une campagne d'injection réalisée très tôt dans le processus de conception, sur une description encore très éloignée de l'implémentation finale, peut donner des informations très utiles sur les caractéristiques de sûreté d'un circuit.