Cette thèse porte sur la conception et la validation d'un FPGA dédié à des applications sensibles nécessitant un haut niveau de sécurité et de confidentialité. Les FPGAs usuels présentent de nombreuses failles vis-à-vis de la sécurité : 1- Ils ne permettent pas une implémentation efficace de circuits logiques alternatifs, tels que les circuits asynchrones. 2- Le placement et le routage d'un circuit ne peuvent être complètement maîtrisés pour garantir une conception sécuritaire. 3- Ils ne sont pas protégés contre les attaques par canaux cachés tels que la DPA, l'EMA ou la DFA. Afin de lever ces obstacles technologiques, les travaux entrepris dans cette thèse ont permis de proposer une architecture autorisant la programmation de différents styles de circuits asynchrones, de disposer d'un système de programmation compatible avec les objectifs de sécurité et d'une conception garantissant un haut niveau de protection vis-à-vis des attaques citées ci-dessus. Enfin, une validation matérielle du prototype a permis d'appréhender la pertinence des modèles développés

Les travaux présentés dans cette thèse effectuée au LaBRI portent sur la mise en place d'une flotte de drones et le portage sur celle-ci d'applications collaboratives distribuées utilisant des communications asynchrones non sûres. Ces applications sont formalisées grâce au modèle de réétiquetage de graphes Asynchronous Dynamicity Aware Graph Relabeling System (ADAGRS) que nous proposons. Au delà des contributions théoriques, ces travaux ont débouché sur la mise en place du démonstrateur CARUS dans lequel cinq drones se partagent la surveillance d'une grille de 15 points d'incidents potentiels (au sol). Lorsqu'un drone détecte un incident, il s'en rapproche pour le traiter. Le reste de la flotte doit alors prendre en charge les points que ce drone ne traite plus.Les réorganisations nécessaires de la flotte se font en totale autonomie vis-à-vis du sol et sous hypothèse de perte éventuelle de drones et de messages.

Most of the microelectronic circuits fabricated today are synchronous, i.e. they are driven by one or several clock signals. Synchronous circuit design faces several fundamental challenges such as high-speed clock distribution, integration of multiple cores operating at different clock rates, reduction of power consumption and dealing with voltage, temperature, manufacturing and runtime variations. Asynchronous or clockless design plays a key role in alleviating these challenges, however the design and test of asynchronous circuits is much more difficult in comparison to their synchronous counterparts. A driving force for a widespread use of asynchronous technology is the availability of mature EDA (Electronic Design Automation) tools which provide an entire automated design flow starting from an HDL (Hardware Description Language) specification yielding the final circuit layout. Even though there was much progress in developing such EDA tools for asynchronous circuit design during the last two decades, the maturity level as well as the acceptance of them is still not comparable with tools for synchronous circuit design. In particular, logic synthesis (which implies the application of Boolean minimisation techniques) for the entire system's control path can significantly improve the efficiency of the resulting asynchronous implementation, e.g. in terms of chip area and performance. However, logic synthesis, in particular for asynchronous circuits, suffers from complexity problems. Signal Transitions Graphs (STGs) are labelled Petri nets which are a widely used to specify the interface behaviour of speed independent (SI) circuits - a robust subclass of asynchronous circuits. STG decomposition is a promising approach to tackle complexity problems like state space explosion in logic synthesis of SI circuits. The (structural) decomposition of STGs is guided by a partition of the output signals and generates a usually much smaller component STG for each partition member, i.e. a component STG with a much smaller state space than the initial specification. However, decomposition can result in component STGs that in isolation have so-called irreducible CSC conflicts (i.e. these components are not SI synthesisable anymore) even if the specification has none of them. A new approach is presented to avoid such conflicts by introducing internal communication between the components. So far, STG decompositions are guided by the finest output partitions, i.e. one output per component. However, this might not yield optimal circuit implementations. Efficient heuristics are presented to determine coarser partitions leading to improved circuits in terms of chip area. For the new algorithms correctness proofs are given and their implementations are incorporated into the decomposition tool DESIJ. The presented techniques are successfully applied to some benchmarks - including 'real-life' specifications arising in the context of control resynthesis - which delivered promising results. / Moderner Schaltungsentwurf fokussiert hauptsächlich synchrone Schaltungstechnik mit allen inhärenten Problemen. Asynchone (d.h. ungetaktete) Schaltungen zeichnen sich jedoch nicht nur durch das Fehlen der Taktversatzproblematik gegenüber ihren synchronen Pendents aus, sondern auch insbesondere durch geringeren Energieverbrauch, günstigere EMV-Eigenschaften, hohe Performance, Modularität und Robustheit gegenüber Schwankungen in der Spannungsversorgung, im Herstellungsprozess sowie Temperaturunterschieden. Diese Vorteile werden mit höherer Integration sowie höheren Taktraten signifikanter. Jedoch ist der Entwurf und auch der Test asynchroner Schaltungen erheblich schwieriger verglichen mit synchronen Schaltungen. Entwurfswerkzeuge zur Synthese asynchroner Schaltungen aus Hochsprachen-Spezifikationen sind zwar inzwischen verfügbar, sie sind jedoch noch nicht so ausgereift und bei weitem noch nicht so akzeptiert in der Industrie, wie ihre Äquivalente für den synchronen Schaltungsentwurf. Insbesondere fehlt es an Werkzeugunterstützung im Bereich der Logiksynthese komplexer Steuerungen („Controller“), welche kritisch für die Effizienz – z.B. in Bezug auf Chipfläche und Geschwindigkeit – der resultierenden Schaltungen oder Systeme ist. Zur Spezifikation von Steuerungen haben sich Signalflankengraphen („signal transition graphs“, STGs) bewährt, die auch als Entwurfseinstieg für eine Logiksynthese von SI-Schaltungen („speed independent“) verwendet werden. (SI-Schaltungen gelten als sehr robuste asynchrone Schaltungen.) Aus den STGs werden zwecks Logiksynthese Automaten abgeleitet werden, deren Zustandszahl aber oft prohibitiv groß werden kann. Durch sogenannte STG-Dekomposition wird die Logiksynthese einer komplexen Schaltung ermöglicht, was bislang aufgrund von Zustandsexplosion oft nicht möglich war. Dabei wird der Spezifikations-STG laut einer gegebenen Partition von Ausgangssignalen in viele kleinere Teilnetze dekomponiert, wobei zu jedem Partitionsblock ein Teilnetz – mit normalerweise signifikant kleinerem Zustandsraum im Vergleich zur Spezifikation – erzeugt wird. Zu jedem Teilnetz wird dann eine Teilschaltung (Komponente) mittels Logiksynthese generiert. Durch die Anwendung von STG-Dekomposition können jedoch Teilnetze erzeugt werden, die sogenannte irreduzible CSC-Konflikte aufweisen (d.h. zu diesen Teilnetzen kann keine SI-Schaltung erzeugt werden), obwohl die Spezifikation keine solchen Konflikte hatte. Diese Arbeit präsentiert einen neuen Ansatz, welcher die Entstehung solcher irreduziblen Konflikte vermeidet, und zwar durch die Einführung interner Kommunikation zwischen den (zu den Teilnetzen gehörenden) Schaltungskomponenten. Bisher werden STG-Dekompositionen total durchgeführt, d.h. pro resultierender Komponente wird ein Ausgangssignal erzeugt. Das führt gewöhnlich nicht zu optimalen Schaltungsimplementierungen. In dieser Arbeit werden Heuristiken zur Bestimmung gröberer Ausgabepartitionen (d.h. Partitionsblöcke mit mehreren Ausgangssignalen) vorgestellt, die zu kleineren Schaltungen führen. Die vorgestellten Algorithmen werden formal abgesichert und wurden in das bereits vorhandene Dekompositionswerkzeug DESIJ integriert. An praxisrelevanten Beispielen konnten die vorgestellten Verfahren erfolgreich erprobt werden.

En matière d'entraînement électromécanique, les achats industriels s'orientent principalement vers les machines électriques asynchrones. Ces types de machines sont réputés pour leur robustesse et leur entretien quasi nul. Leur simplicité de conception en font des outils performants et économiques. Le problème de bruit de ces machines est loin d'être récent mais les spécifications d'utilisation ont cependant évolué ainsi que les modes d'utilisation. Les contraintes économiques poussent à la réalisation de machines de plus en plus compactes et légères, ce qui ne favorise pas la réduction du bruit. Il est également de plus en plus courant, non pas d'alimenter ces machines directement par un réseau polyphasé mais à l'aide d'une électronique de puissance. Ce type d'alimentation permet un contrôle plus fin de la machine ce qui donne la possibilité de faire varier le couple et la vitesse de rotation. <br /> Cette association machines - convertisseurs statiques de puissance se généralise d'autant plus que l'électronique de puissance progresse rapidement et que ses coûts diminuent. Bien sûr, ces évolutions ne vont pas sans l'apparition de problèmes inédits en ce qui concerne le bruit et les vibrations. <br /> Un isolement -- capitonnage -- de la machine est parfois mis en place pour limiter les nuisances sonores mais il peut conduire à des problèmes d'échauffement ou d'encombrement. Il est beaucoup plus pertinent d'éviter l'émission acoustique en contrôlant à la source le comportement vibro-acoustique de la machine, c'est-à-dire en contrôlant les sources de vibrations d'origine électromagnétique. <br /> Notre travail consistera à développer des outils, à la fois, simples et suffisamment précis, pour coupler la chaîne entière d'émission acoustique. Ce travail doit, non seulement, permettre au concepteur de machine d'introduire dans ces paramètres la notion de bruit, mais également, à l'électronicien de puissance d'adapter sa stratégie de commande et de conversion statique à la machine dans une perspective de réduction du bruit. <br /> Ce travail est également l'occasion pour nous, électrotechniciens, de rencontrer et de travailler avec des spécialistes de vibro-acoustique. Le travail présenté, orienté dans une optique de conception est le résultat d'une première étude menée dans notre laboratoire.

UN ONDULEUR MULTICELLULAIRE SERIE (STRUCTURE MEYNARD-FOCH) EST UTILISE POUR LES APPLICATIONS HAUTE TENSION ET PERMET L'AMELIORATION DES FORMES D'ONDE DE LA TENSION DE SORTIE, TOUT EN CONSERVANT UNE BONNE REPARTITION DES CONTRAINTES DE COMMUTATEUR. LA STABILITE DU SYSTEME SOUMIS A UNE COMMANDE PERIODIQUE EST ETUDIEE, EN PARTICULIER L'ENSEMBLE DES SINGULARITES LIEES A LA COMMANDE MLI SYMETRIQUE EST EXHIBE DANS LE CAS TRIPHASE. LA COMMANDE A POUR OBJET DE REGULER LES TENSIONS DE CONDENSATEUR DE LA STRUCTURE TOUT EN RESPECTANT UN PROFIL IMPOSE DE TENSION DE SORTIE. LA COMMANDE PROPOSEE PERMET D'OBTENIR SIMULTANEMENT UNE DYNAMIQUE RAPIDE (COMPARABLE A CELLE DES MODES GLISSANTS) ET UN CONTENU HARMONIQUE INTERESSANT TOUT EN RESPECTANT LES CONTRAINTES DE COMMUTATION. CETTE COMMANDE ACTIVE A FREQUENCE FIXE, EST BASEE SUR UNE EXPLOITATION DES CONFIGURATIONS EQUIVALENTES DU POINT DE VUE DE LA TENSION DE SORTIE. UNE COMMANDE PERIODIQUE PASSIVE EST EGALEMENT PRESENTEE. CES DEUX COMMANDES S'APPLIQUENT A UN NOMBRE QUELCONQUE DE CELLULES. LA MISE EN UVRE DES COMMANDES ACTIVES NECESSITE L'OBSERVATION DES TENSIONS DE CONDENSATEUR. DEUX CAS SONT TRAITES SELON QUE LES MESURES DE TENSION OU DE COURANT SONT DISPONIBLES. POUR FINIR, LE TOUT EST VALIDE EN SIMULATION PAR LA COMMANDE MULTINIVEAUX D'UN MOTEUR ASYNCHRONE. L'ASPECT TEMPS REEL A ETE UN SOUCIS PERMANENT.

Le développement important ces dernières années du secteur du transport s'est accompagné d'une inquiétude accrue pour le respect de l'environnement. Bien que le transport ferroviaire présente une efficacité énergétique élevée, il n'en est pas pour autant dénué de nuisances environnementales. L'intégration du développement durable lors de la conception optimale de machines électriques devient alors indéniable. Cela impose de tenir compte simultanément d'un grand nombre de phénomènes physiques. Cette thèse a alors pour objectif de mettre en avant une méthodologie de conception en accord avec la volonté actuelle d'optimisation économique et écologique. Un modèle multi-physique a alors été développé dans le but de représenter les phénomènes électromagnétiques, vibro-acoustiques et aérothermiques dans un moteur asynchrone fermé auto-ventilé dédié à la traction ferroviaire. Ce modèle est en fait composé de plusieurs modèles, analytiques ou semi-analytiques, interagissant entre eux. Chaque modèle représente des phénomènes physiques spécifiques. Un intérêt particulier a été porté au modèle aérothermique et au modèle de pertes, notamment pour la modélisation des pertes au sein du circuit magnétique. Bien qu'ils soient tous deux analytiques, le développement de ces deux modèles a fait appel à des études numériques préalables. L'efficacité du modèle multi-physique et son respect des tendances d'évolution ont pu être mis en évidence par une comparaison avec des résultats d'essais expérimentaux sur moteur réel et par une analyse de l'influence des incertitudes.

Le développement des réseaux de capteurs sans fil (WSN) profite des progrès récents en consommation énergétique dans les systèmes électroniques et des progrès en technologies de récupération d'énergie pour construire des entités de contrôle intelligentes utilisées dans des domaines variés comme la santé ou l'agriculture. Grâce aux consommations toujours plus faibles des circuits de communication radiofréquence, il est possible de créer des réseaux de systèmes de capteurs capables d'extraire des données de l'environnement et de les transmettre à une entité maîtresse. Les durées de vie limitées des batteries sont un frein au développement de tels réseaux pour des raisons de coût et de difficulté de maintenance. Grâce à la récupération d'énergie dans l'environnement, qu'elle soit solaire, thermique ou mécanique, il est alors envisageable d'alimenter un système de capteurs et sa communication sans fil afin d'accroitre l'autonomie globale du réseau. Les travaux réalisés dans le cadre de cette thèse visent à étudier la gestion d'énergie au sein d'un nœud de capteurs communicant sans fil. Grâce à l'utilisation d'une architecture d'alimentation avancée à chemins de puissance multiples, basée notamment sur un chemin direct à haut rendement entre les récupérateurs d'énergie et les charges consommantes, le système peut optimiser son rendement énergétique lorsque l'énergie est récupérée dans l'environnement. Cette architecture d'alimentation requiert néanmoins un contrôle numérique fin afin de déterminer à tout moment le chemin de puissance optimal entre les récupérateurs, les capacités et batterie de stockage, et les charges consommantes. Un contrôleur intégré asynchrone réalise une gestion événementielle de ces chemins de puissance et permet au système d'être robuste face aux variations énergétiques environnementales. Après une modélisation et une analyse des gains de l'architecture avancée de gestion de puissance, un contrôleur événementiel adapté aux systèmes de capteurs communicants est proposé. Ce contrôleur est implémenté en logique asynchrone quasi insensible aux délais (QDI) et offre au système une robustesse intrinsèque forte aux variations environnementales en addition à sa très faible consommation. Un circuit de gestion d'alimentation pour nœud de capteurs communicant est ainsi fabriqué en technologie CMOS 180nm et intègre des innovations tant architecturales que de gestion numérique applicative. Sa consommation globale proche d'1µW permet ainsi la réalisation de systèmes de capteurs fonctionnels pour des applications mettant en jeu des puissances de l'ordre du microwatt, autorisant en conséquence la mise en place de réseaux de capteurs ultra faible consommation.

Ce travail de thèse traite de la détection et du diagnostic des défaillances par analyse du courant statorique dans les entraînements mécaniques à base de machine asynchrone. En se basant sur des travaux ultérieurs un modèle du signal en présence de défaut est présenté. Pour estimer les paramètres du modèle, nous proposons une technique statistique basée sur le Maximum de Vraisemblance et une approche basée sur les sous-espaces signal/bruit. Ces techniques ont été développées pour analyser des courants statoriques dans le cas stationnaire et non-stationnaire. Ces techniques permettent de révéler la présence d'une défaillance et de mesurer sa sévérité. Les résultats de simulation sur des signaux issus d'un modèle de la machine asynchrone, basé sur les circuits électriques magnétiquement couplés, permettent de valider les méthodes de détection proposées et démontre l'intérêt des techniques afin d'extraire de façon automatique un indicateur de défaut. L'étude est complétée par une validation expérimentale sur des signaux issus d'un banc expérimental pour la détection des défauts de roulement.

Répondre à des requêtes de routage requiert que les entités du réseau, nommées routeurs, aient une connaissance à jour sur la topologie de celui-ci, cette connaissance est appelée table de routage. Le réseau est modélisé par un graphe dans lequel les noeuds représentent les routeurs, et les arêtes les liens de communication entre ceux ci.Cette thèse s'intéresse au calcul des tables de routage dans un modèle distribué.Dans ce modèle, les calculs sont effectués par un ensemble de processus placés sur les noeuds. Chaque processus a pour objectif de calculer la table de routage du noeud sur lequel il se trouve. Pour effectuer ce calcul les processus doivent communiquer entre eux. Dans des réseaux de grande taille, et dans le cadre d'un calcul distribué, le maintien à jour des tables de routage peut être coûteux en terme de communication. L'un des thèmes principaux abordés et celui de la réduction des coûts de communication lors de ce calcul. L'une des solutions apportées consisteà réduire la taille des tables de routage, permettant ainsi de réduire les coûts de communication. Cette stratégie classique dans le modèle centralisé est connue sous le nom de routage compact. Cette thèse présente notamment un algorithme de routage compact distribué permettant de réduire significativement les coûts de communication dans les réseaux tels que le réseau internet, i.e. le réseau des systèmes autonomes ainsi que dans des réseaux sans-échelle. Ce document contient également une étude expérimentale de différents algorithmes de routage compact distribués.Enfin, les problèmes liés à la dynamique du réseau sont également abordés. Plusprécisément le reste de l'étude porte sur un algorithme auto-stabilisant de calcul d'arbre de plus court chemin, ainsi que sur l'impact de la suppression de noeuds ou d'arêtes sur les tables de routage stockées aux routeurs.

Th. doct.--Électronique et communications--Paris--ENST, 1991. / Bibliogr. p. 136-140.