The thesis focuses on implementation of a hot runner controller for injection molds for plastic materials with a maximum number of 56 regulated zones. The first part of the thesis deals with already existing and used solutions of the given subject. The following part of the thesis describes the principles of temperature measurement by means of thermoelectric sensors, including their linearization as well as communication protocols MODBUS, EUROMAP 17. The identification of a regulated system ( heating zone) has been carried out before the hardware design. The development process is divided into some parts : system conception, hardware design, software development. The controller consists of measuring modules designed to collect data and handle power controllers for management of performance of heating elements. The necessary calculation power is integrated into the controllling computer. All parts of a hot runner controller are implemented taking into account the costs.

Made available in DSpace on 2014-12-17T14:56:19Z (GMT). No. of bitstreams: 1 JanEMGP_DISSERT.pdf: 3028317 bytes, checksum: 5eeb8ec6954b59f2853f263ffa4c4d9c (MD5) Previous issue date: 2014-05-16 / Conselho Nacional de Desenvolvimento Cient?fico e Tecnol?gico / The area of research and development involving the PID tune of controllers is an active area in the academic and industrial sectors yet. All this due to the wide use of PID controllers in the industry (96% of all controllers in the industry is still PID). Controllers well tuned and tools to monitor their performance over time with the possibility of selftuning, become an item almost obligatory to maintain processes with high productivity and low cost. In a globalized world, it is essential for their self survival. Although there are several new tools and techniques that make PID tune, in this paper will explore the PID tune using the relay method, due its good acceptance in the industrial environment. In addition, we will discuss some techniques for evaluation of control loops, as IAE, ISE, Goodhart, the variation of the control signal and index Harris, which are necessary to propose new tuning for control loops that have a low performance. Will be proposed in this paper a tool for tuning and self tuning PID. Will be proposed in this paper a PID auto-tuning software using a relay method. In particular, will be highlighted the relay method with hysteresis. This method has shown tunings with satisfactory performance when applied to the didactic, simulated and real plants / O campo de pesquisa e desenvolvimento de softwares envolvendo a sintonia de controladores PID, ainda ? uma ?rea ativa dentro do meio acad?mico e industrial. Tudo isso devido ? larga utiliza??o de controladores PID na ind?stria (96% de todos os controladores na ind?stria ainda ? PID). Ter controladores bem sintonizados e com ferramentas que possam acompanhar seus desempenhos ao longo do tempo com a possibilidade de ressintoniz?-los, ou ainda autossintoniz?-los, passar a ser um item quase que obrigat?rio para manter processos com alta produtividade e baixo custo. J? que em um mundo globalizado, o n?vel mais acirrado de concorr?ncia entre as empresas, atualmente, est? no custeio e na produtividade. Apesar de existirem diversas novas t?cnicas e ferramentas que fazem sintonia de controladores PID, neste trabalho ser? explorada esta sintonia utilizando o m?todo do rel?, devido a sua boa aceita??o no ambiente industrial, simplicidade e robustez. Al?m disto, abordaremos algumas t?cnicas para avalia??o de desempenho de malhas de controle de processos, tais como IAE, ISE, Goodhart, Vari?ncia de sinais e ?ndice de Harris. Ser? proposta neste trabalho uma ferramenta de sintonia e autossintonia PID (usando o m?todo do rel?), em especial o m?todo do rel? com histerese. Este m?todo tem apresentado sintonias com desempenhos satisfat?rios quando aplicados em plantas simuladas e reais

The modern industry is steadily facing new demands for more energy efficient solutions. These improvements can come from technological advances, using existing technology smarter or a combination of the two. Today a vacuum conveying system is manually tuned for each factory application when installed and is in most cases not handled afterwards except for maintenance reasons. This in combination with the difficulties in tuning a system to run efficiently and robustly whilst offering high capacity indicates that a large number of systems are running with non optimal settings. The aim of this thesis was therefore to explore the possibility of introducing an auto tuning property to the vacuum conveying system and investigate the possible benefits. This thesis has investigated two main components for such an autotuner, the system design and optimisation strategy. The system design is critical for allowing process control and monitoring. In the optimisation the main challenge was to robustly produce good results for a wide variety of materials. Based on this a laboratory system was developed that monitored the capacity, efficiency, gentleness and robustness performance of the conveying. This information was then used in anevolutionary optimisation algorithm based on differential evolution to find the best settings for optimal performance. The results of this thesis indicate that such a system would offer benefits bothin terms of initial tuning and run-time performance. The suggested auto tuner is adaptable to a large set of materials with varying material properties and demands on the conveying process. The time required for the laboratory rig to optimise within a region with only small deviations in performance is comparable to that of a human operator. Also with the added benefit of never having to stop the optimisation process, thus constantly improving performance and counteracting environmental changes. / Den moderna industrin möter ständigt nya krav på ökad effektivitet. Dessa förbättringar kan komma utifrån tillämpning av ny teknologi eller bättre utnyttjande av befintlig teknologi eller en kombination. Idag när en vakuum transportör installeras finjusteras den manuellt för att uppnå önskad prestanda och hanteras därefter ofta inte bortsett från underhållsarbete. Detta i kombination med svårigheten att justera ett system så att det går effektivt och robust samtidigt som en god kapacitet upprätthålls föranleder slutsatsen att många system ute i industrin inte presterar optimalt. Målet med detta examensarbete var därför att utreda möjligheten att skapa en automatisk system inställare samt utvärdera de möjliga fördelarna och nackdelarna. Arbetet har undersökt två huvudkomponenter i en sådan automatisk system inställare, system design och optimerings strategi. System design var vital för att tillåta styrning och monitorering av systemet och optimeringsstrategi för att tillförlitligt kunna prestera goda resultat trots skiftande beteende med olika material i systemet. Baserat på detta utvecklades en laboratorie-utrustning som övervakade kapacitet, effektivitet, robusthet och försiktighet i varje transportcykel. Denna information nyttjades sedan i en evolutionär algoritm baserad på differentierad evolution för att finna de optimala system-inställningarna. Arbetet indikerar att ett sådant system skulle erbjuda prestanda-fördelar både i driftsättande och kontinuerliga driften av en vakuum-transportör. Den föreslagna automatiska systeminställaren kan anpassas till en stor mängd material och skilda krav på önskat driftläge för systemet. Tiden för att optimera systemet så att de större variationerna i prestanda uppnås är jämförbar med en mänsklig operatör menkan fortlöpa över tiden och ständigt söka förbättringar på ett sätt som ej är möjligt för en mänsklig operatör.

Dans les systèmes informatiques, la consommation énergétique est devenue le facteur le plus limitant de la croissance de performance observée pendant les décennies précédentes. Conséquemment, les paradigmes d'architectures d'ordinateur et de développement logiciel doivent changer si nous voulons éviter une stagnation de la performance durant les décennies à venir.Dans ce nouveau scénario, des nouveaux designs architecturaux et micro-architecturaux peuvent offrir des possibilités d'améliorer l'efficacité énergétique des ordinateurs, grâce à la spécialisation matérielle, comme par exemple les configurations de cœurs hétérogènes, des nouvelles unités de calcul et des accélérateurs. D'autre part, avec cette nouvelle tendance, le développement logiciel devra faire face au manque de portabilité de la performance entre les matériels toujours en évolution et à l'écart croissant entre la performance exploitée par les programmeurs et la performance maximale exploitable du matériel. Pour traiter ce problème, la contribution de cette thèse est une méthodologie et la preuve de concept d'un cadriciel d'auto-tuning à la volée pour les systèmes embarqués. Le cadriciel proposé peut à la fois adapter du code à une micro-architecture inconnue avant la compilation et explorer des possibilités d'auto-tuning qui dépendent des données d'entrée d'un programme.Dans le but d'étudier la capacité de l'approche proposée à adapter du code à des différentes configurations micro-architecturales, j'ai développé un cadriciel de simulation de processeurs hétérogènes ARM avec exécution dans l'ordre ou dans le désordre, basé sur les simulateurs gem5 et McPAT. Les expérimentations de validation ont démontré en moyenne des erreurs absolues temporels autour de 7 % comparé aux ARM Cortex-A8 et A9, et une estimation relative d'énergie et de performance à 6 % près pour le benchmark Dhrystone 2.1 comparée à des CPUs Cortex-A7 et A15 (big.LITTLE). Les résultats de validation temporelle montrent que gem5 est beaucoup plus précis que les simulateurs similaires existants, dont les erreurs moyennes sont supérieures à 15 %.Un composant important du cadriciel d'auto-tuning à la volée proposé est un outil de génération dynamique de code, appelé deGoal. Il définit un langage dédié dynamique et bas-niveau pour les noyaux de calcul. Pendant cette thèse, j'ai porté deGoal au jeu d'instructions ARM Thumb-2 et créé des nouvelles fonctionnalités pour l'auto-tuning à la volée. Une validation préliminaire dans des processeurs ARM ont montré que deGoal peut en moyenne générer du code machine avec une qualité équivalente ou supérieure comparé aux programmes de référence écrits en C, et même par rapport à du code vectorisé à la main.La méthodologie et la preuve de concept de l'auto-tuning à la volée dans des processeurs embarqués ont été développées autour de deux applications basées sur noyau de calcul, extraits de la suite de benchmark PARSEC 3.0 et de sa version vectorisée à la main PARVEC.Dans l'application favorable, des accélérations de 1.26 et de 1.38 ont été observées sur des cœurs réels et simulés, respectivement, jusqu'à 1.79 et 2.53 (toutes les surcharges dynamiques incluses).J'ai aussi montré par la simulation que l'auto-tuning à la volée d'instructions SIMD aux cœurs d'exécution dans l'ordre peut surpasser le code de référence vectorisé exécuté par des cœurs d'exécution dans le désordre similaires, avec une accélération moyenne de 1.03 et une amélioration de l'efficacité énergétique de 39 %.L'application défavorable a été choisie pour montrer que l'approche proposée a une surcharge négligeable lorsque des versions de noyau plus performantes ne peuvent pas être trouvées.En faisant tourner les deux applications sur les processeurs réels, la performance de l'auto-tuning à la volée est en moyenne seulement 6 % en dessous de la performance obtenue par la meilleure implémentation de noyau trouvée statiquement. / In computing systems, energy consumption is limiting the performance growth experienced in the last decades. Consequently, computer architecture and software development paradigms will have to change if we want to avoid a performance stagnation in the next decades.In this new scenario, new architectural and micro-architectural designs can offer the possibility to increase the energy efficiency of hardware, thanks to hardware specialization, such as heterogeneous configurations of cores, new computing units and accelerators. On the other hand, with this new trend, software development should cope with the lack of performance portability to ever changing hardware and with the increasing gap between the performance that programmers can extract and the maximum achievable performance of the hardware. To address this issue, this thesis contributes by proposing a methodology and proof of concept of a run-time auto-tuning framework for embedded systems. The proposed framework can both adapt code to a micro-architecture unknown prior compilation and explore auto-tuning possibilities that are input-dependent.In order to study the capability of the proposed approach to adapt code to different micro-architectural configurations, I developed a simulation framework of heterogeneous in-order and out-of-order ARM cores. Validation experiments demonstrated average absolute timing errors around 7 % when compared to real ARM Cortex-A8 and A9, and relative energy/performance estimations within 6 % for the Dhrystone 2.1 benchmark when compared to Cortex-A7 and A15 (big.LITTLE) CPUs.An important component of the run-time auto-tuning framework is a run-time code generation tool, called deGoal. It defines a low-level dynamic DSL for computing kernels. During this thesis, I ported deGoal to the ARM Thumb-2 ISA and added new features for run-time auto-tuning. A preliminary validation in ARM processors showed that deGoal can in average generate equivalent or higher quality machine code compared to programs written in C, including manually vectorized codes.The methodology and proof of concept of run-time auto-tuning in embedded processors were developed around two kernel-based applications, extracted from the PARSEC 3.0 suite and its hand vectorized version PARVEC. In the favorable application, average speedups of 1.26 and 1.38 were obtained in real and simulated cores, respectively, going up to 1.79 and 2.53 (all run-time overheads included). I also demonstrated through simulations that run-time auto-tuning of SIMD instructions to in-order cores can outperform the reference vectorized code run in similar out-of-order cores, with an average speedup of 1.03 and energy efficiency improvement of 39 %. The unfavorable application was chosen to show that the proposed approach has negligible overheads when better kernel versions can not be found. When both applications run in real hardware, the run-time auto-tuning performance is in average only 6 % way from the performance obtained by the best statically found kernel implementations.

State estimation plays an important role in modern power systems. The errors in the telemetered measurements and the connectivity information of the network will greatly contaminate the estimated system state. This dissertation provides solutions to suppress the influences of these errors. A two-stage state estimation algorithm has been utilized in topology error identification in the past decade. Chapter II discusses the implementation of this algorithm. A concise substation model is defined for this purpose. A friendly user interface that incorporates the two-stage algorithm into the conventional state estimator is developed. The performances of the two-stage state estimation algorithms rely on accurate determination of suspect substations. A comprehensive identification procedure is described in chapter III. In order to evaluate the proposed procedure, a topology error library is created. Several identification methods are comparatively tested using this library. A remote measurement calibration method is presented in chapter IV. The un-calibrated quantities can be related to the true values by the characteristic functions. The conventional state estimation algorithm is modified to include the parameters of these functions. Hence they can be estimated along with the system state variables and used to calibrate the measurements. The measurements taken at different time instants are utilized to minimize the influence of the random errors. A method for auto tuning of measurement weights in state estimation is described in chapter V. Two alternative ways to estimate the measurement random error variances are discussed. They are both tested on simulation data generated based on IEEE systems. Their performances are compared. A comprehensive solution, which contains an initialization process and a recursively updating process, is presented. Chapter VI investigates the errors introduced in the positive sequence state estimation due to the usual assumptions of having fully balanced bus loads/generations and continuously transposed transmission lines. Several tests are conducted using different assumptions regarding the availability of single and multi-phase measurements. It is demonstrated that incomplete metering of three-phase system quantities may lead to significant errors in the positive sequence state estimates for certain cases. A novel sequence domain three-phase state estimation algorithm is proposed to solve this problem.

Le réglage des heuristiques d'optimisation de compilateur pour de multiples cibles ou implémentations d’une même architecture est devenu complexe. De plus, ce problème est généralement traité de façon ad-hoc et consomme beaucoup de temps sans être nécessairement reproductible. Enfin, des erreurs de choix de paramétrage d’heuristiques sont fréquentes en raison du grand nombre de possibilités d’optimisation et des interactions complexes entre tous les composants matériels et logiciels. La prise en compte de multiples exigences, comme la performance, la consommation d'énergie, la taille de code, la fiabilité et le coût, peut aussi nécessiter la gestion de plusieurs solutions candidates. La compilation itérative avec profil d’exécution (profiling feedback), le réglage automatique (auto tuning) et l'apprentissage automatique ont montré un grand potentiel pour résoudre ces problèmes. Par exemple, nous les avons utilisés avec succès pour concevoir le premier compilateur qui utilise l'apprentissage pour l'optimisation automatique de code. Il s'agit du compilateur Milepost GCC, qui apprend automatiquement les meilleures optimisations pour plusieurs programmes, données et architectures en se basant sur les caractéristiques statiques et dynamiques du programme. Malheureusement, son utilisation en pratique, a été très limitée par le temps d'apprentissage très long et le manque de benchmarks et de données représentatives. De plus, les modèles d'apprentissage «boîte noire» ne pouvaient pas représenter de façon pertinente les corrélations entre les caractéristiques des programme ou architectures et les meilleures optimisations. Dans cette thèse, nous présentons une nouvelle méthodologie et un nouvel écosystème d’outils(framework) sous la nomination Collective Mind (cM). L’objectif est de permettre à la communauté de partager les différents benchmarks, données d’entrée, compilateurs, outils et autres objets tout en formalisant et facilitant la contribution participative aux boucles d’apprentissage. Une contrainte est la reproductibilité des expérimentations pour l’ensemble des utilisateurs et plateformes. Notre cadre de travail open-source et notre dépôt (repository) public permettent de rendre le réglage automatique et l'apprentissage d’optimisations praticable. De plus, cM permet à la communauté de valider les résultats, les comportements inattendus et les modèles conduisant à de mauvaises prédictions. cM permet aussi de fournir des informations utiles pour l'amélioration et la personnalisation des modules de réglage automatique et d'apprentissage ainsi que pour l'amélioration des modèles de prévision et l'identification des éléments manquants. Notre analyse et évaluation du cadre de travail proposé montre qu'il peut effectivement exposer, isoler et identifier de façon collaborative les principales caractéristiques qui contribuent à la précision de la prédiction du modèle. En même temps, la formalisation du réglage automatique et de l'apprentissage nous permettent d'appliquer en permanence des techniques standards de réduction de complexité. Ceci permet de se contenter d'un ensemble minimal d'optimisations pertinentes ainsi que de benchmarks et de données d’entrée réellement représentatifs. Nous avons publié la plupart des résultats expérimentaux, des benchmarks et des données d’entrée à l'adresse http://c-mind.org tout en validant nos techniques dans le projet EU FP6 Milepost et durant un stage de thèse HiPEAC avec STMicroelectronics. / Tuning general compiler optimization heuristics or optimizing software for rapidly evolving hardware has become intolerably complex, ad-hoc, time consuming and error prone due to enormous number of available design and optimization choices, complex interactions between all software and hardware components, and multiple strict requirements placed on performance, power consumption, size, reliability and cost. Iterative feedback-directed compilation, auto-tuning and machine learning have been showing a high potential to solve above problems. For example, we successfully used them to enable the world's first machine learning based self-tuning compiler, Milepost GCC, which automatically learns the best optimizations across multiple programs, data sets and architectures based on static and dynamic program features. Unfortunately, its practical use was very limited by very long training times and lack of representative benchmarks and data sets. Furthermore, "black box" machine learning models alone could not get full insight into correlations between features and best optimizations. In this thesis, we present the first to our knowledge methodology and framework, called Collective Mind (cM), to let the community share various benchmarks, data sets, compilers, tools and other artifacts while formalizing and crowdsourcing optimization and learning in reproducible way across many users (platforms). Our open-source framework and public optimization repository helps make auto-tuning and machine learning practical. Furthermore, cM let the community validate optimization results, share unexpected run-time behavior or model mispredictions, provide useful feedback for improvement, customize common auto-tuning and learning modules, improve predictive models and find missing features. Our analysis and evaluation of the proposed framework demonstrates that it can effectively expose, isolate and collaboratively identify the key features that contribute to the model prediction accuracy. At the same time, formalization of auto-tuning and machine learning allows us to continuously apply standard complexity reduction techniques to leave a minimal set of influential optimizations and relevant features as well as truly representative benchmarks and data sets. We released most of the experimental results, benchmarks and data sets at http://c-mind.org while validating our techniques in the EU FP6 MILEPOST project and during HiPEAC internship at STMicroelectronics.