Un réseau de capteurs sans fil (Wireless Sensor Network, WSN) consiste en une distribution spatiale d'équipements embarqués autonomes, qui coopèrent de manière à surveiller l'environnement de manière non-intrusive. Les données collectées par chaque capteur (tels que la température, des vibrations, des sons, des mouvements etc.) sont remontées de proche en proche vers un puits de collecte en utilisant des technologies de communication sans fil. Voilà une décennie que les contraintes inhérentes à ces réseaux attirent l'attention de la communauté scientifique. Ainsi, de nombreuses améliorations à différents niveaux de la pile de communication ont été proposées afin de relever les défis en termes d'économie d'énergie, de capacité de calcul et de contrainte mémoire imposés par l'utilisation d'équipements embarqués. Plusieurs déploiements couronnés de succès démontrent l'intérêt grandissant pour cette technologie. Les récentes avancées en termes d'intégration d'équipements et de protocoles de communication ont permis d'élaborer de nouveaux scénarios plus complexes. Ils mettent en scène des réseaux denses et dynamiques par l'utilisation de capteurs mobiles ou de différentes méthodes de collection de données. Par exemple, l'intérêt de la mobilité dans les WSN est multiple dans la mesure où les capteurs mobiles peuvent notamment permettre d'étendre la couverture d'un réseau, d'améliorer ses performances de routage ou sa connexité globale. Toutefois, ces scénarios apportent de nouveaux défis dans la conception de protocoles de communication. Ces travaux de thèse s'intéressent donc à la problématique de la dynamique des WSN, et plus particulièrement à ce que cela implique au niveau du contrôle de l'accès au médium (Medium Access Control, MAC). Nous avons tout d'abord étudié l'impact de la mobilité et défini deux nouvelles méthodes d'accès au médium (Machiavel et X-Machiavel) qui permettent d'améliorer les conditions d'accès au canal pour les capteurs mobiles dans les réseaux denses. Notre deuxième contribution est un algorithme d'auto-adaptation destiné aux protocoles par échantillonnage. Il vise à minimiser la consommation énergétique globale dans les réseaux caractérisés par des modèles de trafic antagonistes, en obtenant une configuration optimale sur chaque capteur. Ce mécanisme est particulièrement efficace en énergie pendant les transmissions par rafales qui peuvent survenir dans de tels réseaux dynamiques.

E calcul autonome vise à concevoir des logiciels qui prennent en compte les variations dans leur environnement d'exécution. Les boucles de rétro-action (FCL) fournissent un mécanisme d'auto-adaptation générique, mais leur intégration dans des systèmes logiciels soulève de nombreux défis. Cette thèse s'attaque au défi d'intégration, c.à.d. la composition de l'architecture de connexion reliant le système logiciel adaptable au moteur d'adaptation. Nous proposons pour cela le langage de modélisation spécifique au domaine FCDL. Il élève le niveau d'abstraction des FCLs, permettant l'analyse automatique et la synthèse du code. Ce langage est capable de composition, de distribution et de réflexivité, permettant la coordination de plusieurs boucles de rétro-action distribuées et utilisant des mécanismes de contrôle variés. Son utilisation est facilitée par l'environnement de modélisation ACTRESS qui permet la modélisation, la vérification et la génération du code. La pertinence de notre approche est illustrée à travers trois scénarios d'adaptation réels construits de bout en bout. Nous considérons ensuite la manipulation de modèles comme moyen d'implanter ACTRESS. Nous proposons un Langage Spécifique au Domaine interne qui utilise Scala pour implanter une famille de DSLs. Il permet la vérification de cohérence et les transformations de modèles. Les DSLs résultant ont des propriétés similaires aux approches existantes, mais bénéficient en plus de la souplesse, de la performance et de l'outillage associés à Scala. Nous concluons avec des pistes de recherche découlant de l'application de l'IDM au domaine du calcul autonome.

No description available.

Le calcul autonome vise à concevoir des logiciels qui prennent en compte les variations dans leur environnement d'exécution. Les boucles de rétro-action (FCL) fournissent un mécanisme d'auto-adaptation générique, mais leur intégration dans des systèmes logiciels soulève de nombreux défis. Cette thèse s'attaque au défi d'intégration, c.à.d. la composition de l'architecture de connexion reliant le système logiciel adaptable au moteur d'adaptation. Nous proposons pour cela le langage de modélisation spécifique au domaine FCDL. Il élève le niveau d'abstraction des FCLs, permettant l'analyse automatique et la synthèse du code. Ce langage est capable de composition, de distribution et de réflexivité, permettant la coordination de plusieurs boucles de rétro-action distribuées et utilisant des mécanismes de contrôle variés. Son utilisation est facilitée par l'environnement de modélisation ACTRESS qui permet la modélisation, la vérification et la génération du code. La pertinence de notre approche est illustrée à travers trois scénarios d'adaptation réels construits de bout en bout. Nous considérons ensuite la manipulation de modèles comme moyen d'implanter ACTRESS. Nous proposons un Langage Spécifique au Domaine interne qui utilise Scala pour implanter une famille de DSLs. Il permet la vérification de cohérence et les transformations de modèles. Les DSLs résultant ont des propriétés similaires aux approches existantes, mais bénéficient en plus de la souplesse, de la performance et de l'outillage associés à Scala. Nous concluons avec des pistes de recherche découlant de l'application de l'IDM au domaine du calcul autonome. / The vision of Autonomic Computing and Self-Adaptive Software Systems aims at realizing software that autonomously manage itself in presence of varying environmental conditions. Feedback Control Loops (FCL) provide generic mechanisms for self-adaptation, however, incorporating them into software systems raises many challenges. The first part of this thesis addresses the integration challenge, i.e., forming the architecture connection between the underlying adaptable software and the adaptation engine. We propose a domain-specific modeling language, FCDL, for integrating adaptation mechanisms into software systems through external FCLs. It raises the level of abstraction, making FCLs amenable to automated analysis and implementation code synthesis. The language supports composition, distribution and reflection thereby enabling coordination and composition of multiple distributed FCLs. Its use is facilitated by a modeling environment, ACTRESS, that provides support for modeling, verification and complete code generation. The suitability of our approach is illustrated on three real-world adaptation scenarios. The second part of this thesis focuses on model manipulation as the underlying facility for implementing ACTRESS. We propose an internal Domain-Specific Language (DSL) approach whereby Scala is used to implement a family of DSLs, SIGMA, for model consistency checking and model transformations. The DSLs have similar expressiveness and features to existing approaches, while leveraging Scala versatility, performance and tool support. To conclude this thesis we discuss further work and further research directions for MDE applications to self-adaptive software systems.

Afin de répondre à des besoins croissants de performance et de fiabilité des systèmes sur puce embarqués pour satisfaire aux applications de plus en plus complexes, de nouveaux paradigmes architecturaux et structures de communication auto-adaptatives et auto-organisées sont à élaborer. Ces nouveaux systèmes de calcul intègrent au sein d'une même puce électronique plusieurs centaines d'éléments de calcul (systèmes sur puce multiprocesseur - MPSoC) et doivent permettre la mise à disposition d'une puissance de calcul parallèle suffisante tout en bénéficiant d'une grande flexibilité et d'une grande adaptabilité. Le but est de répondre aux évolutions des traitements distribués caractérisant le contexte évolutif du fonctionnement des systèmes. Actuellement, les performances de tels systèmes reposent sur une autonomie et une intelligence permettant de déployer et de redéployer les modules de calcul en temps réel en fonction de la demande de traitement et de la puissance de calcul. Elle dépend également des supports de communication entre les blocs de calcul afin de fournir une bande passante et une adaptabilité élevée pour une efficacité du parallélisme potentiel de la puissance de calcul disponible des MPSoC. De plus, l'apparition de la technologie FPGA reconfigurable dynamiquement a ouvert de nouvelles approches permettant aux MPSoC d'adapter leurs constituants en cours de fonctionnement, et de répondre aux besoins croissants d'adaptabilité et de flexibilité. C'est dans ce contexte du besoin primordial de flexibilité, de puissance de calcul et de bande passante qu'est apparue une nouvelle approche de conception des systèmes communicants, auto-organisés et auto-adaptatifs basés sur des nœuds de calcul reconfigurables. Ces derniers sont constitués de réseaux embarqués sur puce (NoC) permettant l'interconnexion optimisée d'un grand nombre d'éléments de calcul au sein d'une même puce, tout en assurant l'exigence d'une tolérance aux fautes et d'un compromis entre les performances de communication et les ressources d'interconnexion. Ces travaux de thèse ont pour objectif d'apporter des solutions architecturales innovantes pour la SdF des systèmes MPSoC en réseau basés sur la technologie FPGA, et configurés selon une structure distribuée et auto-organisée. L'objectif est d'obtenir des systèmes sur puce performants et fiables intégrant des techniques de détection, de localisation et de correction d'erreurs au sein de leurs structures NoC reconfigurables ou adaptatifs. La principale difficulté réside dans l'identification et la distinction entre des erreurs réelles et des fonctionnements variables ou adaptatifs des éléments constituants ces nœuds en réseau. Ces travaux ont permis de réaliser un réseau de nœuds reconfigurables à base de FPGA intégrant des structures NoC dynamiques, capables de s'auto-organiser et de s'auto-tester dans le but d'obtenir une maintenabilité maximale du fonctionnement du système dans un contexte en réseau. Dans ces travaux, un système communicant multi-nœuds MPSoC reconfigurable capable d'échanger et d'interagir a été développé, permettant ainsi une gestion avancée de tâches, la création et l'auto-gestion de mécanismes de tolérance aux fautes. Différentes techniques sont combinées et permettent d'identifier et localiser avec précision les éléments défaillants d'une telle structure dans le but de les corriger ou de les isoler pour prévenir toutes défaillances du système. Elles ont été validées au travers de nombreuses simulations matérielles afin d'estimer leur capacité de détection et de localisation des sources d'erreurs au sein d'un réseau. De même, des synthèses logiques du système intégrant les différentes solutions proposées sont analysées en termes de performances et de ressources logiques consommées dans le cas de la technologie FPGA / The need of growing performance and reliability of embedded System-on-Chips SoCs are increasing constantly to meet the requirements of applications becoming more and more complexes, new architectural processing paradigms and communication structures based in particular on self-adaptive and self-organizing structures have emerged. These new computing systems integrate within a single chip of hundreds of computing or processing elements (Multiprocessor Systems on Chip - MPSoC) allowing to feature a high level of parallel processing while providing high flexibility or adaptability. The goal is to change possible configurations of the distributed processing characterizing the evolving context of the networked systems. Nowadays, the performance of these systems relies on autonomous and intelligence allowing to deploy and redeploy the compute modules in real time to the request processing and computing power, the communication medium and data exchange between interconnected processing elements to provide bandwidth scalability and high efficiency for the potential parallelism of the available computing power of MPSoC. Moreover, the emergence of the partial reconfigurable FPGA technology allows to the MPSoC to adapt their elements during its operation in order to meet the system requirements. In this context, flexibility, computing power and high bandwidth requirements lead new approach to the design of self-organized and self-adaptive communication systems based Network-on-Chips (NoC). The aim is to allow the interconnection of a large number of elements in the same device while maintaining fault tolerance requirement and a compromise between parallel processing capacity of the MPSoC, communication performance, interconnection resources and tradeoff between performance and logical resources. This thesis work aims to provide innovative architectural solutions for networked fault tolerant MPSoC based on FPGA technology and configured as a distributed and self-organized structure. The objective is to obtain performance and reliable systems on chips incorporating detection, localization and correction of errors in their reconfigurable or adaptive NoC structures where the main difficulty lies in the identification and distinction between real errors and adaptive properties in these network nodes. More precisely, this work consists to perform a networked node based on reconfigurable FPGA which integrates dynamic or adaptive NoC capable of self-organized and self-test in order to achieve maximum maintainability of system operation in a networked environment (WSN). In this work, we developed a reconfigurable multi-node system based on MPSoC which can exchange and interact, allowing an efficient task management and self-management of fault tolerance mechanisms. Different techniques are combined and used to identify and precisely locate faulty elements of such a structure in order to correct or isolate them in order to prevent failures of the system. Validations through the many hardware simulations to estimate their capacity of detecting and locating sources of error within a network have been presented. Likewise, synthesized logic systems incorporating the various proposed solutions are analyzed in terms of performance and logic resources in the case of FPGA technology

La technologie NFC (Near Field Communication) est une nouvelle technique de communication basée sur la technologie RFID (Radio-Fréquence IDentification). La NFC utilise le couplage magnétique entre deux antennes afin de transférer les données et / ou l'énergie entre deux dispositifs électroniques. Elle exploite la fréquence de 13,56 MHz. En raison de la large gamme de dispositifs et d'applications, une définition de la géométrie de l'antenne et de ses paramètres électriques associés est très difficile. En effet, chaque dispositif présente des caractéristiques physiques différentes. En revanche, le circuit intégré (CI) de contrôle NFC est générique et indépendant d'une antenne où d'un dispositif. C'est pourquoi, chaque intégrateur associe le circuit intégré NFC avec une antenne pour chaque dispositif. Or le module de transmission du système NFC nécessite une bonne adaptation de l'antenne à son circuit intégré (IC). Actuellement, cette adaptation est effectuée à la main pour chaque dispositif selon un processus itératif chronophage. En outre, l'adaptation est effectuée une seule fois au moment de la conception du dispositif, quel que soit le mode de communication (lecteur, carte ou peer-to-peer) et à vide c'est-à-dire sans considérer l'influence du dispositif secondaire. Dans ce manuscrit, nous proposons une description détaillée des performances électriques des systèmes NFC. Ensuite un modèle électrique analytique complet et précis de l'antenne NFC est proposé. Enfin, nous développons une nouvelle technique d'adaptation automatique d'impédance afin d'optimiser les performances électriques dans la phase d'émission en termes de transfert d'énergie entre le lecteur et le transpondeur. / Near Field Communication (NFC) is a standardized communication technology derived from Radio Frequency Identification (RFID). NFC uses magnetic induction between two antennas in order to transfer data and/or energy between two electronic devices. NFC operating frequency is 13.56 MHz.Due to the wide range of devices and applications, a predefinition of antenna geometry and corresponding electrical parameters is difficult. In fact, each device shows different antennaphysical characteristics ; On the Other hand, the NFC control integrated circuit (IC) is generic and does not depend on antenna nor a device. Therefore, each integrator associates the NFC IC with a specific antenna for each device. Current NFC transmission modules require the antenna circuitry to be matched with the integrated circuit. Nowadays, the matching is performed manually using a time consuming iterative procedure for each device. Moreover, the matchingcan be done only once at the device design level, regardless of the communication mode (reader, card or peer-to-peer) and regardless of the secondary device influence on the primary antenna characteristics.In this manuscript, we propose a detailed description of the electrical performances of NFC Systems. Then an accurate and complete analytical electrical model of NFC antennas is proposed.Finally, we develop a new technic of automatic adaptation of the matching network in order to optimize the electrical performances in the transmission phase in terms of energy transfer from the reader to the transponder.

Dans le cadre de l'informatique ubiquiste, l'environnement d'exécution d'une application est constitué de machines hétérogènes en ressources matérielles et appartenant à des utilisateurs différents (PC, PDA, téléphone mobile, etc.). Ces caractéristiques imposent de structurer l'application en une organisation d'unités logicielles relativement indépendantes qui coopèrent et interagissent. Dans cette thèse, nous proposons MaDcAr- Agent, un modèle d'agents auto-adaptables à base de composants et muni d'une infrastructure dédiée à l'adaptation. Ce modèle se caractérise par la présence d'un niveau méta qui comporte notamment un moteur d'assemblage en charge des adaptations dynamiques et automatiques en fonction du contexte de l'agent. Le fonctionnement du niveau méta est guidé par la spécification de deux politiques : la politique d'assemblage qui permet à l'agent de s'adapter aux changements de contexte en fonction des composants disponibles et la politique de gestion de contenu qui permet à l'agent d'avoir les composants dont il a le plus besoin grâce aux interactions avec les autres agents. A travers ces spécifications explicites et découplées du comportement applicatif de l'agent, le concepteur d'agents peut prendre en charge la perturbation d'un système dû à des changements imprévus et répétés, sans pour autant nuire à l'autonomie des agents qui composent ce système. Pour valider notre approche, diverses expérimentations ont été menées avec ce modèle, notamment dans le cadre d'un scénario impliquant des robots mobiles qui doivent explorer une zone inconnue.

Les réseaux de capteurs suscitent un engouement croissant du fait du grand nombre d'applications mais également des défis inhérents à ce genre de réseaux. Le standard IEEE 802.15.4 a été proposé afin de standardiser les couches physique et MAC. Dans ce travail nous avons dans un premier temps proposé une variante multi-canal pour le standard 802.15.4 permettant de résoudre le problème de collisions de supertrames. Pour cela nous proposons de construire un réseau en arbre avec la particularité que chaque cellule du réseau utilise un canal différent permettant ainsi une réduction conséquente des interférences et augmente la capacité du réseau. Nous avons également introduit un nouveau mécanisme de construction de topologie, d'allocation de canal et d'ordonnancement de supertrames nécessaire au bon fonctionnement d'une telle solution. Dans un deuxième temps nous avons analysé l'impact des différents paramètres de la méthode d'accès du standard. Nous avons mis en exergue les faiblesses de la méthode d'accès dont les performances baissent drastiquement pour des réseaux trop importants. Partant de ce constat, nous avons proposé des mécanismes d'auto-adaptation pour la méthode d'accès du standard. Ces derniers permettent d'adapter dynamiquement la taille des fenêtres de contention en fonction des conditions de trafic observées sur le canal. Le calcul des valeurs optimales est exécuté par chaque coordinateur pour résoudre le problème de surdité. Ces mécanismes sont distribués et convergent rapidement même en cas de trafic en rafales.

Comme dans de nombreux autres domaines, la construction des applications en Informatique Ambiantes (IAm) se fait par réutilisation d'entités logicielles disponibles. Pour des raisons de conductivités, de pannes, de charge de batterie mais aussi de nombreuses autres, la disponibilité de ces entités est imprévisible ce qui implique que l'auto-adaptation dynamique des applications est une nécessité. Cela passe par la spécification en parallèle des adaptations par des experts de divers domaines. Ce parallélisme de construction, peut amener des problèmes d'interférences lors de la composition dynamique de plusieurs adaptations. Dans cette thèse, par l'utilisation de graphes, nous contribuons à la définition d'un cadre formel pour la détection et la résolution de ces interférences. L'assemblage des entités logicielles repose sur des connecteurs d'assemblage qui sont utilisés dans la spécification des adaptations. Des règles de réécriture de graphe permettront de résoudre les interférences détectées, cette résolution étant guidée par la connaissance de connecteurs définis. De plus, pour pouvoir étendre dynamiquement et automatiquement notre mécanisme de gestion des interférences, nous proposons la modélisation comportementale de ces connecteurs. Ceci permet de ne pas reposer sur une connaissance à priori des connecteurs et autorise par la même d'étendre dynamiquement l'ensemble des connecteurs disponibles pour la spécification des adaptations.

La demande courante de connectivité instantanée impose un cahier des charges très strict sur la fabrication des circuits Radio-Fréquences (RF). Les circuits doivent donc être transférées vers les technologies les plus avancées, initialement introduites pour augmenter les performances des circuits purement numériques. De plus, les circuits RF sont soumis à de plus en plus de variations et cette sensibilité s’accroît avec l’avancées des technologies. Ces variations sont par exemple les variations du procédé de fabrication, la température, l’environnement, le vieillissement… Par conséquent, la méthode classique de conception de circuits “pire-cas” conduit à une utilisation non-optimale du circuit dans la vaste majorité des conditions, en termes de performances et/ou de consommation. Ces variations doivent donc être compensées, en utilisant des techniques d’adaptation.De manière plus importante encore, le procédé de fabrication des circuits introduit de plus en plus de variabilité dans les performances des circuits, ce qui a un impact important sur le rendement de fabrication des circuits. Pour cette raison, les circuits RF sont difficilement fabriqués dans les technologies CMOS les plus avancées comme les nœuds 32nm ou 22nm. Dans ce contexte, les performances des circuits RF doivent êtres calibrées après fabrication pour prendre en compte ces variations et retrouver un haut rendement de fabrication.Ce travail de these présente une méthode de calibration post-fabrication pour les circuits RF. Cette méthodologie est appliquée pendant le test de production en ajoutant un minimum de coût, ce qui est un point essentiel car le coût du test est aujourd’hui déjà comparable au coût de fabrication d’un circuit RF et ne peut être augmenté d’avantage. Par ailleurs, la puissance consommée est aussi prise en compte pour que l’impact de la calibration sur la consommation soit minimisé. La calibration est rendue possible en équipant le circuit avec des nœuds de réglages et des capteurs. L’identification de la valeur de réglage optimale du circuit est obtenue en un seul coup, en testant les performances RF une seule et unique fois. Cela est possible grâce à l’utilisation de capteurs de variations du procédé de fabrication qui sont invariants par rapport aux changements des nœuds de réglage. Un autre benefice de l’utilisation de ces capteurs de variation sont non-intrusifs et donc totalement transparents pour le circuit sous test. La technique de calibration a été démontrée sur un amplificateur de puissance RF utilisé comme cas d’étude. Une première preuve de concept est développée en utilisant des résultats de simulation.Un démonstrateur en silicium a ensuite été fabriqué en technologie 65nm pour entièrement démontrer le concept de calibration. L’ensemble des puces fabriquées a été extrait de trois types de wafer différents, avec des transistors aux performances lentes, typiques et rapides. Cette caractéristique est très importante car elle nous permet de considérer des cas de procédé de fabrication extrêmes qui sont les plus difficiles à calibrer. Dans notre cas, ces circuits représentent plus des deux tiers des puces à disposition et nous pouvons quand même prouver notre concept de calibration. Dans le détails, le rendement de fabrication passe de 21% avant calibration à plus de 93% après avoir appliqué notre méthodologie. Cela constitue une performance majeure de notre méthodologie car les circuits extrêmes sont très rares dans une fabrication industrielle. / The current demand on ubiquitous connectivity imposes stringent requirements on the fabrication of Radio-Frequency (RF) circuits. Designs are consequently transferred to the most advanced CMOS technologies that were initially introduced to improve digital performance. In addition, as technology scales down, RF circuits are more and more susceptible to a lot of variations during their lifetime, as manufacturing process variability, temperature, environmental conditions, aging… As a result, the usual worst-case circuit design is leading to sub-optimal conditions, in terms of power and/or performance most of the time for the circuit. In order to counteract these variations, increasing the performances and also reduce power consumption, adaptation strategies must be put in place.More importantly, the fabrication process introduces more and more performance variability, which can have a dramatic impact on the fabrication yield. That is why RF designs are not easily fabricated in the most advanced CMOS technologies, as 32nm or 22nm nodes for instance. In this context, the performances of RF circuits need to be calibrated after fabrication so as to take these variations into account and recover yield loss.This thesis work is presenting on a post-fabrication calibration technique for RF circuits. This technique is performed during production testing with minimum extra cost, which is critical since the cost of test can be comparable to the cost of fabrication concerning RF circuits and cannot be further raised. Calibration is enabled by equipping the circuit with tuning knobs and sensors. Optimal tuning knob identification is achieved in one-shot based on a single test step that involves measuring the sensor outputs once. For this purpose, we rely on variation-aware sensors which provide measurements that remain invariant under tuning knob changes. As an auxiliary benefit, the variation-aware sensors are non-intrusive and totally transparent to the circuit.Our proposed methodology has first been demonstrated with simulation data with an RF power amplifier as a case study. Afterwards, a silicon demonstrator has then been fabricated in a 65nm technology in order to fully demonstrate the methodology. The fabricated dataset of circuits is extracted from typical and corner wafers. This feature is very important since corner circuits are the worst design cases and therefore the most difficult to calibrate. In our case, corner circuits represent more than the two third of the overall dataset and the calibration can still be proven. In details, fabrication yield based on 3 sigma performance specifications is increased from 21% to 93%. This is a major performance of the technique, knowing that worst case circuits are very rare in industrial fabrication.