Understanding the magnitude of the temperature in AlGaN/GaN heterostructure fi eld e ffect transistors(HFETs) is a critical aspect of understanding their reliability and providing proper thermal management. At present, most models used to determine the temperature rise in these devices are based on continuum based heat conduction. However, in such devices, the heat generation region can be on the order of or smaller than the phonon mean free path of the heat carriers, and thus, such models may under predict the temperature. The aim of this work is towards building a multiscale thermal model that will allow for the prediction of heat transport from ballistic-diffusive phonon transport near the heat generation region and diffusive transport outside of this zone. First, a study was performed to determine the appropriate numerical solution to the phonon Boltzmann transport equation followed by its integration into a multiscale thermal scheme. The model, which utilizes a Discrete Ordinates Solver, was developed for both gray and non-gray phonon transport. The scheme was applied to the solution of speci fic test problems and then finally to the electrothermal modeling of AlGaN/GaN HFETs under various electrical bias conditions.

Les nouveaux composants à semi-conducteur de type grand gap ont été développés pour des applications de conversion de puissance en raison de leurs hautes fréquences de commutation (de centaine kHz à quelques MHz) et pertes faibles. Afin de bien profiter ses avantages, la technologie des circuits imprimés (PCB) est intéressante pour une intégration à haute densité de puissance grâce à sa flexibilité et son faible coût. Cependant, à cause de la mauvaise conductivité thermique du matériau FR-4 utilisé pour le substrat PCB et la haute densité de puissance réalisée, il est primordial de trouver des solutions thermiques pour améliorer les performances thermiques de la structure de PCB. Dans cette thèse, trois solutions thermiques pour les structures de PCB ont été proposées, y compris des solutions avec des vias thermiques, de cuivre épais sur le substrat de PCB ainsi que des dispositifs de refroidissement thermoélectrique (TEC). Nos études sont basées sur la modélisation électrothermique et la méthode d’éléments finis en 3D. Tout d’abord, l’optimisation des paramètres des vias (diamètre, épaisseur de placage, surface formée par des vias, la distance entre des vias etc.) a été réalisée pour optimiser l’effet de refroidissement. Ensuite, on constate que les performances thermiques des structures de PCB peuvent être améliorées en utilisant cuivre épais sur le substrat de PCB. Cuivre épais augmente le flux thermique latéral dans la couche de cuivre. Les influences de l’épaisseur de cuivre (35 à 500 µm) ont été étudiées. Cette solution est facile à réaliser et peut être combinée à d’autres solutions de refroidissement. Enfin, le dispositif thermoélectrique comme les modules Peltier est une technologie de refroidissement local. Les influences des paramètres de Peltier (Propriétés du matériau thermoélectrique, nombre d’éléments Peltier, distance entre la source de chaleur et les dispositifs Peltier, etc.) ont été identifiées. Il est démontré que des modules Peltier ont l’application potentielle pour le développement d’intégration de PCB attendu que son active contrôle des températures. / The emerging wide bandgap (WBG) semiconductor devices have been developed for power conversion applications instead of silicon devices due to higher switching frequencies (from few 100 kHz to several MHz) and lower on-state losses resulting in a better efficiency. In order to take full advantage of the WBG components, PCB technology is attractive for high power density integration thanks to its flexibility and low cost. However, due to poor thermal conductivity of the commonly used material Flame Retardant-4 (FR4), efficient thermal solutions are becoming a challenging issue in integrated power boards based on PCB substrates. So it is of the first importance to seek technological means in order to improve the thermal performances. In this thesis, three main thermal management solutions for PCB structures have been investigated including thermal vias, thick copper thickness on the PCB substrate as well as thermoelectric cooling (TEC) devices. Our studies are based on the electro-thermal modeling and 3D finite element (FE) methods. Firstly, optimization of the thermal via parameters (via diameter, via plating thickness, via-cluster surface, via pattern, pitch distance between vias etc.) has been realized to improve their cooing performances. We presented and evaluated thermal performances of the PCB structures by analyzing the thermal resistance of the PCB substrate with different thermal vias. Secondly, it is found that thermal performances of the PCB structures can be enhanced by using thick copper thickness on top of the PCB substrate, which increases the lateral heat flux along the copper layer. Influences of the copper thickness (35 µm to 500 µm) has been discussed. This solution is easy to realize and can be combined with other cooling solutions. Thirdly, thermoelectric cooler like Peltier device is a solid-state cooling technology that can meet the local cooling requirements. Influences of Peltier parameters (Thermoelectric material properties, number of Peltier elements, distance between the heating source and the Peltier devices etc.) have been identified. All these analyses demonstrate the potential application of Peltier devices placed beside the heating source for PCB structures, which is a benefit for developing the embedding technology in such structures.

Un connecteur électrique automobile est le siège de points de contact électriques soumis à des échauffements supplémentaires par effet Joule provoqués par leurs résistances de contact. La dégradation d’une résistance de contact peut provoquer des échauffements critiques au niveau des points de contact. La présente étude propose deux approches pour détecter les variations anormales des résistances de contact. La première, appliquée à un connecteur de boîtier électronique automobile, repose sur un diagnostic à base de modèle afin de détecter les variations anormales de la résistance de contact par rapport à sa valeur nominale. La seconde approche,appliquée à un connecteur de recharge de véhicule électrique, consiste d’abord à estimer un flux de chaleur lié à l’effet Joule provoqué par la résistance de contact. La valeur de cette dernière est ensuite estimée grâce à la méthode des moindres carrés. Ces deux approches reposent sur des modèles électrothermiques des connecteurs considérés et de leurs environnements. Cette étude présente également le développement de ces modèles, et notamment l’optimisation du maillage d’un fil électrique basée sur la minimisation de la norme H2 de l’erreur entre un modèle maillé d’ordre entier et un modèle analytique de référence d’ordre non entier. / An automotive electrical connector contains electrical contact points subject to additional temperature rises by Joule effect caused by their contact resistances. The deterioration of a contact resistance can cause critical overheating at the contact points. This study proposes two approaches to detect abnormal changes in contact resistance. The first one, applied to an automotive electric case connector, relies on a model-based diagnosis to detect an abnormal variation in the contact resistance with respect to its nominal value. The second one, applied toan electric vehicle charging connector, consists in estimating a heat flow related to the Joule effect caused by the contact resistance. The value of the latter is then estimated using the least squares.These approaches rely on electrothermal models considered connectors and their environments.This study also presents the development of these models, including the optimization of the mesh of an electrical wire based on the minimization of the H2-norm of the error between ameshed integer order model and a reference analytical fractional order model.

Les travaux présentés dans cette thèse se focalisent sur l'étude de l’effet de dégradations des composants de puissance, plus particulièrement au niveau de l’environnement proche des puces (métallisations, connexions, brasures puces/DCB), sur le comportement électrique et thermique des puces ainsi que de leur assemblage. Pour ce faire nous avons cherché à étudier la répartition des courants et des températures à la surface de la puce à l’aide d’un modèle électrothermique 2D distribué. Nous avons aussi évalué l’effet de la dégradation des brasures dans le volume de l’assemblage, à l’aide cette fois d’un modèle thermique relié à la constitution de l’assemblage. La première partie de cette thèse consiste à mettre en place un modèle électrothermique distribué de puce MOSFET, qui tient compte à la fois du caractère distribué de la dissipation de la puissance et du couplage électrothermique en régime transitoire. Ce modèle électrothermique s’appuie sur un modèle électrique aux variables d’états et un modèle thermique par éléments finis couplé au modèle électrique. Les modèles électriques et thermiques ont été développés respectivement sous Matlab et sous CAST3M, et le couplage des deux modèles a été fait sous Simulink. Dans une deuxième partie, pour la validation des résultats des températures et pour l’analyse de l’effet du vieillissement et des dégradations (sur la distribution et la dynamique de température de la surface supérieure de la puce), une méthodologie de mesure rapide de température et un banc expérimental pour thermographie infrarouge ont été mis en place. Les difficultés rencontrées lors des mesures thermiques IR sous variation rapide de la température nous ont poussé à envisager d’autres méthodes d’analyse thermique. Enfin, nous avons cherché à évaluer la réponse impulsionnelle du composant testé en estimant, par des simulations thermiques, la fonction de transfert dans le domaine fréquentiel à l’aide du logiciel COMSOL Multiphysics. Nous avons également étudié la pertinence de modèles RC équivalents (réseau RC de Cauer). Ces modèles ont ensuite été utilisés pour rendre compte de différents modes de dégradation notamment cette fois au niveau des couches de brasures entre puce et DCB et entre DCB et semelle. Mots clef : Modules de puissance à semi-conducteur, Vieillissement, Métallisation, Modélisation électrothermique, Court-circuit, Distribution de courant et de température, Problème inverse, Caméra IR, Réseaux de Cauer. / The work presented in this thesis focus on the study of the effect of degradation of power components, especially at the near environment of chips (metallization, connections, solder chips / DCB), on the electrical and thermal behavior of the chips and their assembly. As a consequence, we studied the distribution of currents and temperatures on the chip surface with a 2D electrothermal distributed model. We also evaluated the effect of solder degradation in the volume of the assembly. Firstly, we developed an electrothermal distributed model of the MOSFET chip, which takes into account both the distributed power dissipation and the electrothermal coupling transient. This electrothermal model is based on an electrical model of state variables and thermal finite element model coupled to the electric model. Electrical and thermal models were developed respectively in Matlab and CAST3M whereas the two models coupling was done in Simulink . In the second part, to validate the results of temperatures and to analyze the effect of ageing and degradation on the distribution and dynamics of temperature of the upper surface of the chip, methodology rapid temperature measurement and an experimental bench for infrared thermography were established. The difficulties encountered in IR thermal measurements with rapid temperature change led us to consider other thermal analysis methods. Eventually, we assessed the impulse response of the tested component by estimating with thermal simulations, the transfer function in the frequency domain using the COMSOL Multiphysics software. Moreover we evaluated the relevance of RC equivalent models (RC Cauer network). These models were then used to account for different modes of degradation this time especially on the solder layer between the chip and DCB and between the DCB and sole. Keywords: Power Modules semiconductor, Ageing, Metallization, electrothermal modeling, Short Circuit, Power and temperature distribution, inverse problem, IR Camera, Cauer networks.

Ce travail concerne les transistors bipolaires à hétérogène TBH SiGe. En particulier, l'auto-échauffement des transistors unitaires et le couplage thermique avec leurs plus proches voisins périphériques sont caractérisés et modélisés. La rétroaction électrothermique intra- et inter-transistor est largement étudiée. En outre, l’impact des effets thermiques sur la performance de deux circuits analogiques est évalué. L'effet d'autoéchauffement est évalué par des mesures à basse fréquence et des mesures impulsionnelles DC et AC. L'auto-échauffement est diminué de manière significative en utilisant des petites largeurs d'impulsion. Ainsi la dépendance fréquentielle de l’autoéchauffementa été étudiée en utilisant les paramètres H et Y. De nouvelles structures de test ont été fabriqués pour mesurer l'effet de couplage. Les facteurs de couplage thermique ont été extraits à partir de mesures ainsi que par simulations thermiques 3D. Les résultats montrent que le couplage des dispositifs intra est très prononcé. Un nouvel élément du modèle de résistance thermique récursive ainsi que le modèle de couplage thermique a été inclus dans un simulateur de circuit commercial. Une simulation transitoire entièrement couplée d'un oscillateur en anneau de 218 transistors a été effectuée. Ainsi, un retard de porte record de 1.65ps est démontré. À la connaissance des auteurs, c'est le résultat le plus rapide pour une technologie bipolaire. Le rendement thermique d'un amplificateur de puissance à 60GHz réalisé avec un réseau multi-transistor ou avec un transistor à plusieurs doigts est évalué. La performance électrique du transistor multidoigt est dégradée en raison de l'effet de couplage thermique important entre les doigts de l'émetteur. Un bon accord est constaté entre les mesures et les simulations des circuits en utilisant des modèles de transistors avec le réseau de couplage thermique. Enfin, les perspectives sur l'utilisation des résultats sont données. / The power generate by modern silicon germanium (SiGe) heterojunction bipolar transistors (HBTs) can produce large thermal gradients across the silicon substrate. The device opering temperature modifies model parameters and can significantly affect circuit operation. This work characterizes and models self-heating and thermal coupling in SiGe HBTs. The self-heating effect is evaluated with low frequency and pulsed measurements. A novel pulse measurement system is presented that allows isothermal DC and RF measurements with 100ns pulses. Electrothermal intra- and inter-device feedback is extensively studied and the impact on the performance of two analog circuits is evaluated. Novel test structures are designed and fabricated to measure thermal coupling between single transistors (inter-device) as well as between the emitter stripes of a multi-finger transistor (intra-device). Thermal coupling factors are extracted from measurements and from 3D thermal simulations. Thermally coupled simulations of a ring oscillator (RO) with 218 transistors and of a 60GHz power amplifier (PA) are carried out. Current mode logic (CML) ROs are designed and measured. Layout optimizations lead to record gate delay of 1.65ps. The thermal performance of a 60GHz power amplifier is compared when realized with a multi-transistor array (MTA) and with a multi-finger trasistor (MFT). Finally, perspectives of this work within a CAD based circuit design environment are discussed.