Dans le cadre des nouvelles applications dans la bande de fréquence millimétrique, une évaluation de la technologie CMOS 65nm SOI pour la conception de circuits est proposée. Cette évaluation s'articule autour de deux axes principaux. Tout d'abord les composants actifs et passifs spécifiques à la technologie font l'objet d'une étude en terme de performances et de modélisations. Ensuite la technologie est évaluée au travers d'exemple de circuits composant une chaîne de réception. La caractérisation des composants à des fréquences allant jusqu'à 110GHz a permis de montrer le gain associé à la technologie SOI pour l'utilisation de transistors et de lignes de transmissions. Les figures de bruit minimum mesurées sur les transistors SOI flottant représentent aujourd'hui l'état de l'art. De la même manière les constantes d'atténuation mesurées sur des lignes coplanaires dans cette technologie sont de l'ordre de celle obtenues avec des technologies dédiées. Le développement de modèles pour l'actif et le passif à permis également l'évaluer cette technologie avec des blocs spécifiques d'une chaîne de réception à des fréquences millimétriques. Plusieurs amplificateurs faible bruit pour des fréquences allant de 60GHz à 94GHz ont été réalisés. Ces différentes réalisations ont montré des performances en ligne avec l'état de l'art en terme de figure de bruit minimum ou de gain. L'évaluation a également portée sur les mélangeurs passifs. Ce dernier bloc a notamment permis de montrer les différences entre substrat massif et SOI pour un même nœud technologique. Grâce à ce travail nous pouvons affIrmer que la technologie CMOS SOI 65nm permet de réaliser des circuits à des fréquences millimétriques proches de l'état de l'art. Ce travail a également permis le développement de nouvelles méthodes de conception dans un environnement industriel. Ces résultats ont également donné lieu à plusieurs communications internationales avec acte ainsi qu'un dépôt de brevet. / As the 65nm CMOS SOI technology was not initially developed for millimeter wave design, this work demonstrates the advantages of using this technology for applications at such high frequencies. The demonstration is focused on two parts. First active and passive devices are studied in order to evaluate the potentiality for low noise and high gain performances at millimeter frequencies. Different figures of merit are introduced for both actives and passives. Characterization and modeling techniques improvement are developed in this work. ln a second part, reception millimeter wave building blocks are developed such as low noise amplifiers and mixers. The advantages of SOI-MOSFETs in comparison with bulk are important not only for the digital world but : also for analog/RF design. The maximum fT and fmax of the floating body and body contacted transistors are : 155/200 GHz and 132/150 GHz respectively. The NFmin performance of the FB transistor is 3.5dB at 80GHz. This thesis work proposes millimeter wave frequencies models for passive components on a CMOS BEOL. Specific models for coplanar wave guides, discontinuities, inductors and capacitors are developed. Measurements and electromagnetic simulations are used to highlight the increase performances by using SOI substrate instead of bulk. The 65nm CMOS SOI process is proved to be a very promising technology for millimetre wave applications among other the 80GHz 3 stages LNA developed in this work which is state of the art in term of CMOS noise performance at 80GHz. The benefit of the CMOS SOI is illustrated with a comparison of two blocks designed at the same frequency in both technologies. The CMOS SOI demonstrates a very good, improvement in terms of power consumption and area saving. ln the near future, SOI is clearly one of the most promising solutions for applications at millimeter wave frequencies. As it is shown, wireless technologies require high-performance transistors and low-loss passive devices. One major point not studied in this work is the ability to design on-chip antenna in SOI. Today, the SOI CMOS silicon technology is the only one allowing this type of approach at millimeter wave frequency. Nevertheless, although a mass product should lower the cost of the SOI technology, a choice between benefits associated to SOI and additional cost in comparison with bulk have to be considered for each targeted applications

Dans cette thèse, nous étudions l’optimisation des techniques de détection du spectre dans le contexte des réseaux cognitifs de capteurs sans fil. L’objectif de ces techniques est de déterminer l’occupation ou la disponibilité du canal. Tout d’abord, une vue d’ensemble des techniques de détection du spectre développées dans la littérature est fournie. Ensuite, les défis posés par le cadre applicatif des réseaux de capteurs sans fil sont décrits ; il s’agit de considérer dans le processus de décision les ressources et les capacités limitées des noeuds du réseau. Ainsi, plusieurs méthodes de détection du spectre sont proposées dans cette thèse. Certaines s’appliquent uniquement localement au niveau d’un noeud, tandis que d’autres mettent en oeuvre une stratégie coopérative entre les noeuds pour une meilleure détection du spectre. En premier lieu, afin de diminuer la durée d’observation du canal et de réduire la consommation d’énergie, le problème adressé est celui de la détection du spectre à partir d’un très petit nombre d’échantillons. Deux techniques reposant sur la statistique des échantillons sont donc proposées afin d’améliorer la décision concernant la disponibilité ou non du canal : une détection locale du spectre basée sur un test Goodness-of-Fit et, une détection coopérative du spectre basée sur la théorie des croyances de Dempster-Shafer. Puis, le problème de l’optimisation de l’efficacité énergétique à l’échelle du réseau est abordé. Une nouvelle technique basée sur un algorithme de classification est alors proposé. Cette dernière permet d’améliorer la fiabilité de la détection, notamment par sa capacité à rejeter du processus de décision les noeuds qualifiés de défectueux ou moins fiables. / In this thesis we investigate the required efficiency and reliability trade-off of spectrum sensing techniques in cognitive wireless sensor networks (CWSNs). An overview of the developed spectrum sensing techniques in the literature is provided. Then, considering the challenges posed by the framework of resource-constrained nodes in CWSNs, we propose several improved local and cooperative methods for spectrum sensing. Firstly, in order to minimize the channel observation duration and to get reduced power consumption, the problem of running the spectrum sensing process from a small sample size is addressed. We thus propose two techniques in order to increase the strength of the decision on the presence or not of a signal: local spectrum sensing based on the goodness-of-fit (GoF) principle and cooperative spectrum sensing based on the Dempster- Shafer (D-S) theory of evidence. Moreover, considering the energy efficiency of the whole network and the reliability of the decision, a robust and energy efficient cooperative spectrum sensing scheme is proposed. This latter is based on a clustering algorithm and utilizes a double reliability evaluation. Compared with the methods in the literature, the proposed method present an improved performance of detection, and is designed to support harsh channel conditions and faulty nodes.

Thèse numérisée par la Direction des bibliothèques de l'Université de Montréal.

Th. doct.-ing.--Grenoble 1, 1980. N°: 116.

La mise à l’échelle des technologies CMOS s’accompagne d’une réduction des tensions d’alimentation qui dégrade fortement la fonctionnalité des circuits RF. L’effet de substrat, conventionnellement considéré comme un effet parasite du transistor MOS, est ici exploité pour proposer des topologies de circuits capables de supporter un fonctionnement sous faible tension d’alimentation. Cette thématique est l’objet principale de ma thèse que j’ai débuté en Septembre 2007, supportée par une bourse MENRT. La pré-polarisation a permis de réduire de 1.2 V à 0.5 V la tension d’alimentation d’une structure cascode en technologie CMOS 0.13 µm. Une méthodologie de conception sous contrainte de faible consommation en puissance a été ensuite validée par les mesures. Il a été également démontré que la linéarité de circuits RF peut être optimisée par l’application d’une tension appropriée sur le substrat du transistor principal MOS. Le démonstrateur, un LNA, utilise un DAC pour l’ajustement de cette tension. Il accède ainsi au concept des circuits à contrôle numérique ou « digitally enhanced ». / Abstract

Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal.

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal.

La surface occupée par la mémoire et la circuiterie digitale dans une carte à puce est prépondérante, ce qui motive l'utilisation de technologies à forte densité, mais impliquant une tension d'alimentation Vdd en dessous du volt. Par ailleurs, les cartes à puces étant destinées à des applications nomades, leur consommation est limitée alors que les fonctionnalités demandées deviennent plus nombreuses, ce qui nécessite de diminuer la consommation de chaque fonction élémentaire. Ainsi, le concepteur est amené à dimensionner des cellules analogiques fonctionnant sous spécifications nanowatt (faible tension d'alimentation - au plus 1 Volt - et faible consommation - quelques dizaines à quelques centaines de nano-ampères - ). Cette étude traite de l'élaboration d'une méthodologie de conception de circuits analogiques nanowatt, et de son application au domaine de la carte à puce. La méthodologie développée a été appliquée à des architectures autopolarisées et à polarisation fixée. Les circuits dimensionnés sous spécifications nanowatt, ont été simulés avec Spectre et les paramètres BSIM3v3 de la technologie CMOS 0.15µm de la société ATMEL. Les transistors qui ont été utilisés sont des transistors haute tension (HV oxyde épais). Les résultats de simulation se sont révélés cohérents avec les performances prédites par la méthodologie. Les mesures expérimentales ont confirmé l'aptitude de la méthodologie au dimensionnement de circuits sous spécifications nanowatt.

Il est connu que la grosseur d'une lipoprotéine est déterminée par sa composition lipidique. Celle-ci peut être modifiée par la captation sélective d'esters de cholestérol (EC) par le scavenger receptor class B type 1 (SR-BI). Comme montré par Brodeur et al. (2005), la captation sélective permet de diminuer la taille de la lipoprotéine de faible densité (LDL). Il devenait donc important de déterminer si la perte d'esters de cholestérol, subséquente à la captation sélective par SR-BI, permettrait une modification assez importante de la LDL afin de favoriser le métabolisme de la lipoprotéine par la voie de captation globale. Les sous-classes de LDL ont une composition lipidique différente. Cette différence pourrait être produite par une activité plus ou moins grande de captation sélective par le SR-BI. Les sous-classes ont été caractérisées par dosage enzymatique, migration sur gel et essai in vitro sur la lignée cellulaire Hep G2. Par la suite, le but était de développer un modèle in vitro, chez des cellules Hep G2, et in vivo, chez des rats Sprague-Dawley, des souris CD 1 et chez des souris C57BL/6, pour permettre la production de LDL étant appauvries en EC par la captation sélective. Pour ce faire, des LDL ont été exposées à des cellules Hep G2 ou encore injectées dans l'animal puis récupérées par ponction cardiaque pour ensuite être à nouveau isolées. Les LDL modifiées in vivo et in vitro ont été caractérisées par dosage enzymatique, migration sur gel et essai in vitro sur la lignée cellulaire Hep G2. L'étude des sous-classes a démontré qu'une diminution en EC permet une augmentation de la captation globale en augmentant l'association protéique et la dégradation de la sous-classe III. Ceci est bénéfique pour l'organisme. Pour ce qui est de la portion de l'étude in vitro, celle-ci n'a pas donné de résultats concluants. Cette production de LDL a permis de diminuer la quantité d'EC composant la LDL. Par contre, cette diminution est observable tant en présence qu'en absence de cellules Hep G2. Donc cette diminution n'est pas nécessairement due à l'action de la captation sélective. La production in vivo de LDL appauvries en EC chez le rat Sprague-Dawley a démontré une diminution de la quantité d'EC composant les lipoprotéines. Par contre, cette diminution s'accompagne d'une forte diminution en triglycérides (TG) due à l'activité de la lipoprotéine lipase qui est présente dans l'animal. La diminution en TG ne voulant pas être étudiée, ceci faisait du rat un modèle moins intéressant à utiliser. La souris CD 1 a elle aussi permis la production de LDL appauvries en EC, par contre si l'on regarde au niveau de ses caractéristiques celles-ci sont plus chargées, ce qui pourrait indiquer un début d'oxydation et un métabolisme dont la captation globale serait diminuée et la captation sélective augmentée. Ainsi, en se fiant aux résultats des sous-classes, la captation sélective serait bénéfique pour le métabolisme des LDL. Par contre, les résultats obtenus par la production in vivo semblent dire que les LDL produites sont plus susceptibles à l'oxydation, ce qui serait néfaste. ______________________________________________________________________________ MOTS-CLÉS DE L’AUTEUR : LDL, SR-BI, Captation sélective, Oxydation, Sous-classe.

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal