Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal.

La problématique générale de cette thèse, qui s'inscrit dans le contexte du projet européen InTraDE (Intelligent Transportation for Dynamic Environment), concerne la modélisation de systèmes de systèmes (SdS). Un SdS est un système composé d'une hiérarchie de systèmes autonomes présents à différents niveaux de représentation. Cette thèse répond au besoin d'outils de modélisation généralistes respectant les caractéristiques fondamentales des SdS, en proposant un formalisme multi-agents mullti-niveaux et les algorithmes qui assurent le respect de ces caractéristiques. L'utilisation d'un modèle multi-agents permet de profiter de l'autonomie naturelle des agents et l'aspect multi-niveaux de notre modèle permet aux entités modélisées de raisonner à propos de l'organisation hiérarchique du système en leur offrant la notion explicite de niveau. En plus de la modélisation des systèmes complexes, cette thèse aborde les problèmatique liées à leur simulation, en particulier, le fait que les ressources informatiques (mémoire et microprocesseur utilisés) nécessaires pour simuler avec précision de tels systèmes sont particulièrement importantes. Nous proposons ainsi une méthodologie pour tirer partie de la capacité des simulations multi-niveaux à produire un compromis entre la précision de la simulation et les ressources informatiques utilisées. / The main problematic of this thesis, which takes place in the context of the european project InTraDE (Intelligent Transportation for Dynamic Environment), deals with the modeling of systems of systems (SoS). A SoS is a system composed of a hierarchy of autonomous systems present in several representation levels. This thesis answers the need of generic modeling tools respecting the fundamental characteristics of SoS, proposing a multi-level multi-agent formalism and algorithms wich insure their respect. The use of a multi-agent model allows to take advantage of the natural autonomy of agents and the multi-level aspect of our model permits to modeled entities to reason about the organisational hierarchy of the system, carrying the explicit notion of level. Besides the modeling of complex systems, this thesis also deals with the problematic related to their simulations, particularly, the fact that computer resources (used memory and microchips) needed to simulate with precision such systems are truly important. We propose a methodology to benefit from the muli-level simulations capacity to produce compromise between the simulation precision and the used computer resources.

Au cours de ces dernières années, la taille des transistors a diminué considérablement permettant ainsi de réduire la taille des composants et de multiplier le nombre de composants dans un système. Cette condensation des transistors avec la montée en fréquence des circuits est à l'origine d'une augmentation drastique de la densité de puissance et d'une élévation importante de la température du composant, dommageable pour les performances de celui-ci. Le but de ces travaux de thèse est de proposer une méthodologie de génération de modèles thermiques, légers (rapidement simulables) et indépendants des conditions aux limites, de systèmes électroniques complexes. Cette méthodologie permet de décomposer un système complexe en sous-éléments, de construire un modèle léger de chaque élément et de les reconnecter afin de recomposer le comportement thermique du système global. La méthodologie permet d'effectuer une analyse thermique du système tôt dans le processus de conception d'un système et offre de nombreux avantages par rapport aux modèles existants.

Thèse numérisée par la Direction des bibliothèques de l'Université de Montréal.

Ce projet fait l’objet d’une collaboration entre l’équipe EPI du laboratoire SATIE de l’ENS Cachan, le laboratoire LAPLACE et ALSTOM Transport dans le cadre du projet ANR « CONCIGI HT ». Les recherches dans le domaine du ferroviaire visent à réduire toujours plus la taille et le poids de la chaine de traction. Aujourd’hui, la volonté de poursuivre la réduction des temps de parcours est complétée par le souhait de diminuer la puissance consommée, ceci ayant des conséquences importantes sur la conception des chaines de traction. L’objectif de ce projet est de remplacer certaines parties de la chaine de puissance d’une locomotive par des systèmes permettant de diminuer de 30% leur encombrement, donc de diminuer jusqu’à 8,5 % l’énergie électrique consommée et augmenter le nombre de passagers transportés. Le travail présenté dans cette thèse porte sur le dimensionnement et l’étude de l’alimentation des allumeurs de semi-conducteurs SiC HT (pouvant atteindre un transitoire de 10 kV). La particularité de ces semi-conducteurs est leur application : ils constituent des convertisseurs multi-niveaux dont la fonction est de remplacer les transformateurs 25 kV/3 kV-50 Hz actuellement utilisés pour la traction ferroviaire. La principale contrainte porte donc sur la tenue diélectrique qui atteint un maximum de 60 kV liée aux transitoires présents sur la caténaire. Une alimentation à double isolation galvanique (DGIT-Double Galvanic Insulation Transformer) a donc été développée afin de répondre à la nécessité de double tenue diélectrique (10 kV et 60 kV). Dans un premier temps une structure permettant la double isolation galvanique a été développée avec l’objectif de réduire au maximum sa taille et son poids. Sa disposition spatiale et sa géométrique ont également été pris en considération (ainsi que de nombreux paramètre à la fois pertinents et contradictoires). Ceci afin d’obtenir le système optimal et une répartition des capacités de mode commun et différentiel respectant la forte tenue diélectrique. Dans un second temps une étude de l’alimentation adaptée au DGIT a été réalisée et testée. L’association du DGIT qui est un élément très inductif, de la charge qui est un driver à faible puissance et de l’aspect multi-niveau implique un fonctionnement atypique. Pour chacune de ces parties, une étude structurelle, fréquentielle et électrique a été réalisée afin d’obtenir un dispositif optimal du point de vue du volume, du poids et des pertes, tout en respectant la principale contrainte de la tenue à la THT (Très Haute Tension). Enfin, dans un troisième temps nous avons étudié la possibilité de remplacer les fibres optiques utilisées de nos jours pour la commande des allumeurs par un système basé sur la transmission par radio fréquence. / This project is the result of collaboration between the EPI team of the SATIE laboratory at ENS Cachan, the LAPLACE laboratory and ALSTOM Transport in the ANR "CONCIGI HT" project. Research in the railway traction area aims to reduce the increasing size and weight of the power train. Today, the desire to reduce travel time is complemented by the desire to reduce power consumption- it is an important information for the design of traction chains. The objective of this project is to replace parts of the locomotive power supply systems to reduce their size by 30%, thus to reduce the power consumption and increase by 8.5% the number of passengers. The work presented in this thesis focuses on the design and study of the drivers power supply for HV SiC semiconductor (up to a 10 kV transient voltage). The peculiarity of these semiconductors is their application: they are placed in multi-level converters in order to replace the 25 kV / 3 kV, 50 Hz transformers currently used for rail traction. The main constraint is the dielectric strength that reaches a maximum of 60 kV due to transient present on the catenary. So, the Double Galvanic Insulation Transformer (DGIT) has been developed to adapt to the need of holding dual dielectric (10 kV and 60 kV). In a first step, a structure for the dual galvanic insulation has been developed with the objective to minimize its size and weight. Its spatial and geometrical arrangements were also taken into account (as well as many parameters both relevant and contradictory), in order to obtain the optimal system and common and differential mode distributed capacities observing the high dielectric strength. In a second step a study of the DGIT adapted power supply has been completed and tested. The combination of DGIT inductive behavior, the driver low power and the multi-level aspect, involves an atypical work of this power supply converter. For each of these parts, a structural, frequencial and electrical study was performed in order to achieve the maximum optimal device in terms of volume, weight and loss, with respect to the main constraint of VHV (Very High Voltage). Finally, in a third step we studied the possibility of subtituing the optical fibers currently used for the control of lighters with a system based on radio-frequency transmission.

Depuis la découverte des polymères conducteurs, de nombreuses études ont été menées afin d’utiliser ces nouveaux matériaux semiconducteurs en tant que couche active de composants électroniques. Dans cette thèse nous nous intéressons à deux composants clés de l’électronique organique : Les transistors à effet de champs et les mémoires à nano-grille flottante seront réalisés à la fois sur des substrats rigides et flexibles. Pour l’optimisation de nos dispositifs, nous avons choisi de travailler sur les interfaces.Tout d’abord, des monocouches auto-assemblées SAMs ont été utilisés pour optimiser les interfaces électrode/SCO et diélectrique/SCO de l’OFET : des mobilités de 0.68 cm2V-1S-1 et des rapports on/off ˃106 ont été obtenus. Par la suite, nous avons fabriqué des dispositifs de mémoire à simple grille flottante SFG en utilisant les en nanoparticules (NP) d’or et à double grille flottante DFG en utilisant les NP d’or et des feuillets de graphène comme couches de piégeage de charges. En particulier, les DFG avec PFBT présentent en effet d'excellentes performances (une large fenêtre mémoire de 51 V et un temps de rétention stable et de plus de 108s).Ensuite, nous avons fabriqué tous les dispositifs sur des substrats souples en kapton avec des processus de fabrication simples et à basse température. Ces NFGM flexibles ont été caractérisés et leurs performances mesurées (fenêtre mémoire de 23V). Nous avons également mis en évidence un piégeage multi-niveaux dans les NP. De plus, ces composants ont montré une bonne résistance aux tests de flexibilité et de pliage et une stabilité très satisfaisante (supérieure à 500 cycles). / Organic field effect transistor (OFET) and organic based nano-floating gate memory (NFGM) devices are essentially expected to meet emerging technological demands that realizing flexible and wearable electronic devices. The objective of this thesis is to develop and optimize the pentacene OFET and NFGM based on rigid and flexible substrates. First, self-assembled monolayers (SAMs) were used to optimize the OFET, a high mobility of 0.68 cm2V-1S-1 and current on/off ratio ˃106 were obtained. Then, we fabricated single floating gate (SFG) and double floating gate (DFG) memory devices by using gold nanoparticles (Au NPs) and reduced graphene oxide (rGO) sheets as charge trapping layers. In particular, the DFG with PFBT exhibits excellent memory performances, including the large memory window of 51 V, and the stable retention property more than 108 s. Third, we fabricated all organics based OFET and NFGM on kapton flexible substrates with simple fabrication process under low temperature. The large memory window of 23 V was obtained, and the multi-level data storage performance was observed for our flexible NFGM devices. In addition, the bending stability/mechanical stability test present high current on /off ratio ˃105, retention time ˃104, as well as cycling exceed 500 cycles. Based on the experiments results of this work, we highlight the efficient ways to optimize the OFET and fabricate the high performances of flexible NFGM by simple fabrication process.

La conception d'un système électrique de transport ferroviaire est une tâche complexe qui fait appel simultanément à des experts de domaines de compétence différents. Les constructeurs ferroviaires gèrent cette complexité ce qui leurs permet de fabriquer des équipements performants. Néanmoins, dans un marché global, tout gain méthodologique peut se traduire en avantage concurrentiel.<br /><br />La conception systémique optimale de composant électrotechnique est abordée dans cette thèse. Une chaîne de traction électrique est choisie comme exemple représentatif d'un système complexe. La démarche et les outils sont mis en œuvre sur deux applications: la conception d'un moteur de traction et la conception simultanée de plusieurs composants clés.<br /><br />Pour concevoir un moteur de traction, le cycle de fonctionnement et le comportement thermique transitoire sont primordiaux. La bonne adaptation du moteur à sa mission permet de réduire considérablement sa masse. L'approche multidisciplinaire est utilisée pour gérer les interactions entre modèles de disciplines différentes au sein d'un même processus d'optimisation. Suivant la méthode employée, le temps d'optimisation peut être réduit grâce à la répartition des taches par domaine physique et d'en paralléliser l'exécution. Des optimisations multiobjectif ont également été appliquées. Des fronts de Pareto sont obtenus malgré l'utilisation d'un modèle précis mais coûteux, le modèle éléments finis.<br /><br />L'approche décomposition hiérarchique de la méthode "Target Cascading" est appliquée au problème de conception de la chaîne de traction. Le système et ses composants sont conjointement conçus. Cette méthode est bien adaptée à la démarche de conception optimale des systèmes complexes, tout en respectant l'organisation par produit de l'entreprise.

Le partitionnement de graphes est une technique employée dans de nombreux domaines scientifiques. Il est utilisé pour résoudre des problèmes d'optimisation, modélisés sous la forme de graphes valués ou non, et pour lesquels la recherche de bonnes solutions équivaut au calcul, éventuellement récursivement, de coupes sommet ou arête les plus petites possible et qui équilibrent les tailles des sous-parties séparées. La plupart des méthodes actuelles de partitionnement de graphes mettent en oeuvre un schéma multi-niveaux, dans lequel le graphe à partitionner est successivement contracté pour former une famille de graphes de plus en plus petits, mais de structure topologique similaire, de sorte qu'une partition initiale calculée sur le plus petit graphe puisse être propagée de proche en proche, par prolongations et raffinements successifs, jusqu'à obtenir un partitionnement du graphe initial. Du fait de l'augmentation croissante de la taille des problèmes à résoudre, ceux-ci ne peuvent plus être traités de façon séquentielle sur un unique ordinateur. Il est donc nécessaire de concevoir des algorithmes parallèles de partitionnement de graphes, aptes à traiter des graphes à plusieurs milliards de sommets distribués sur plusieurs milliers de processeurs. Plusieurs auteurs s'étaient déjà attelés à cette tâche, mais la performance des algorithmes proposés, ou la qualité des solutions produites, se dégradent lorsque le nombre de processeurs augmente. Ce mémoire présente les travaux réalisées au sein du projet PT-Scotch sur la conception d'algorithmes efficaces et robustes pour la parallélisation du schéma multi-niveaux. Il se concentre en particulier sur les phases de contraction et de raffinement, qui sont les plus critiques en termes de performance et de qualité des solutions produites. Il propose un algorithme parallèle probabiliste d'appariement, ainsi qu'un ensemble de méthodes permettant de réduire l'espace des solutions au cours la phase de raffinement et facilitant l'usage de méthodes globales, qui passent mieux à l'échelle mais sont en général bien plus coûteuses que les algorithmes d'optimisation locale habituellement mis en oeuvre dans le cas séquentiel.

Si la diffusion des technologies web modifie les dynamiques professionnelles en déclenchant des phénomènes de professionnalisation, les dynamiques professionnelles, en particulier concurrentielles, influencent la diffusion horizontale (adoption des outils par les organisations) et verticale (adoption, assimilation et appropriation au sein d'une même organisation) des technologies web. Pour caractériser ce phénomène, nous étudions les relations entre les évolutions macro (constitution de nouveaux groupes professionnels liés au web, évolution des technologies web) et micro (transformations des pratiques de travail, évolution des relations entre groupes professionnels). Nous utilisons le concept de professionnalisation organisationnelle, défini comme l'organisation d'une nouvelle activité via la structuration des rôles des groupes professionnels, pour analyser les dynamiques au sein des entreprises. Nous adoptons une méthode multi-niveaux fondée sur des données qualitatives (trois études de cas d'entreprise et une comparaison entre le cas français et américain) et quantitatives (trois questionnaires).

L'utilisation d'algorithmes itératifs est aujourd'hui largement répandue dans tous les domaines du traitement du signal et des communications numériques. Dans les systèmes de communications modernes, les algorithmes itératifs sont utilisés dans le décodage des codes ''low-density parity-check'' (LDPC), qui sont une classe de codes correcteurs d'erreurs utilisés pour leurs performances exceptionnelles en terme de taux d'erreur. Dans un domaine plus récent qu'est le ''compressed sensing'', les algorithmes itératifs sont utilisés comme méthode de reconstruction afin de recouvrer un signal ''sparse'' à partir d'un ensemble d'équations linéaires, appelées observations. Cette thèse traite principalement du développement d'algorithmes itératifs à faible complexité pour les deux domaines mentionnés précédemment, à savoir le design d'algorithmes de décodage à faible complexité pour les codes LDPC, et le développement et l'analyse d'un algorithme de reconstruction à faible complexité, appelé ''Interval-Passing Algorithm (IPA)'', dans le cadre du ''compressed sensing''.Dans la première partie de cette thèse, nous traitons le cas des algorithmes de décodage des codes LDPC. Il est maintenu bien connu que les codes LDPC présentent un phénomène dit de ''plancher d'erreur'' en raison des échecs de décodage des algorithmes de décodage traditionnels du types propagation de croyances, et ce en dépit de leurs excellentes performances de décodage. Récemment, une nouvelle classe de décodeurs à faible complexité, appelés ''finite alphabet iterative decoders (FAIDs)'' ayant de meilleures performances dans la zone de plancher d'erreur, a été proposée. Dans ce manuscrit nous nous concentrons sur le problème de la sélection de bons décodeurs FAID pour le cas de codes LDPC ayant un poids colonne de 3 et le cas du canal binaire symétrique. Les méthodes traditionnelles pour la sélection des décodeurs s'appuient sur des techniques asymptotiques telles que l'évolution de densité, mais qui ne garantit en rien de bonnes performances sur un code de longueurs finies surtout dans la région de plancher d'erreur. C'est pourquoi nous proposons ici une méthode de sélection qui se base sur la connaissance des topologies néfastes au décodage pouvant être présente dans un code en utilisant le concept de ''trapping sets bruités''. Des résultats de simulation sur différents codes montrent que les décodeurs FAID sélectionnés grâce à cette méthode présentent de meilleures performance dans la zone de plancher d'erreur comparé au décodeur à propagation de croyances.Dans un second temps, nous traitons le sujet des algorithmes de reconstruction itératifs pour le compressed sensing. Des algorithmes itératifs ont été proposés pour ce domaine afin de réduire la complexité induite de la reconstruction par ''linear programming''. Dans cette thèse nous avons modifié et analysé un algorithme de reconstruction à faible complexité dénommé IPA utilisant les matrices creuses comme matrices de mesures. Parallèlement aux travaux réalisés dans la littérature dans la théorie du codage, nous analysons les échecs de reconstruction de l'IPA et établissons le lien entre les ''stopping sets'' de la représentation binaire des matrices de mesure creuses. Les performances de l'IPA en font un bon compromis entre la complexité de la reconstruction sous contrainte de minimisation de la norme $ell_1$ et le très simple algorithme dit de vérification.