L'objectif de cette thèse était la modélisation et la démonstration expérimentale des fonctionnalités de lecture et écriture d'une nouvelle structure de mémoire magnétoresistive à accès aléatoire thermiquement assistée, la MRAM autoréférencée. L'empilement magnétique de la MRAM autoréférencée s'obtient à partir de celui de la MRAM thermiquement assistée en retirant la couche antiferromagnétique de référence, remplaçant de ce fait la couche de référence piégée par une couche libre la couche de lecture. En commutant indirectement l'aimantation de la couche de lecture par le biais d'un champ externe, la direction d'aimantation de la couche de stockage piégée, et ainsi le niveau logique stocké, peut être mesuré in-situ. Grace à la possibilité de programmer individuellement les deux couches magnétiques, la MRAM autoréférencée peut être considérée comme une unité logique magnétique, combinant la fonctionnalité mémoire avec la logique comparative dans un même dispositif, ce qui ouvre de nouveau champs d'applications. La fonctionnalité des modes de lecture et d'écriture de la MRAM autoréférencée ont été démontrées expérimentalement sur un premier jeu d'échantillons. Cependant, les champs requis se sont avérés être incompatible avec une application dans un produit industriel fonctionnel. Dans le but d'optimiser les champs requis pour l'écriture et la lecture, un modèle macrospin, inspiré du modèle de Stoner-Wohlfarth de retournement de l'aimantation, a été développé. En introduisant les phénomènes de couplages magnétostatiques, RKKY et d'échange entre matériaux ferromagnetiques et antiferromagnétiques, une forme générale de l'énergie applicable à n'importe quel empilement magnétique MRAM a été obtenue. Un mode d'écriture à basse amplitude de champ, basé sur le couplage magnétostatique entre les couches de lecture et de stockage, a été prédit par le modèle puis démontré expérimentalement sur un nouveau lot d'échantillons. Un excellent accord a été obtenu entre le modèle et les mesures expérimentales. Afin d'étudier la reproductibilité de l'écriture, l'influence de l'activation thermique a été introduite par le calcul des barrières d'énergies reliées aux transitions magnétiques effectuées lors de l'écriture, puis comparée aux mesures expérimentales de la probabilité d'écriture d'un nouveau lot d'échantillons. Une fois encore, un excellent accord a été obtenu entre le modèle et l'expérience. A l'aide du modèle développé et validé, une roadmap définissant les empilements magnétiques permettant de conserver des champs de fonctionnement faible pour des points mémoires jusqu'à 45 nm a été établie. En raison de limitations technologiques fondamentales dans les MRAM commutées par champ, il est apparu indispensable d'augmenter la capacité de stockage individuelle de chaque point mémoire pour atteindre de plus grande densité de stockage. Une nouvelle méthode de stockage angulaire exploitant la mobilité de l'aimantation de la couche de lecture a été explorée. A l'aide du modèle développé précédemment des échantillons adéquat ont été produits et ont permis de démontrer expérimentalement une capacité de stockage allant jusqu'à 4 bits par point mémoire individuel. Cependant, les champs de fonctionnement requis se sont avérés être bien supérieurs à ce qui est compatible avec une application industrielle. A l'aide du modèle, une nouvelle méthode d'écriture a été proposée et a permis d'établir une seconde roadmap vers le nœud technologique de 45 nm. Des structures miroirs à double barrières ont ensuite été étudiées, avec une démonstration expérimentale de faisabilité de leur fabrication, ainsi que de leurs fonctionnalités. Plus particulièrement, un mode d'écriture à faible champ, similaire à celui observé dans les MRAM autoréférencées à simple barrière, a été obtenu. Enfin, l'adaptation du stockage angulaire à ces structures miroirs a été modélisée, aboutissant à la proposition d'une méthode permettant de stocker jusqu'à 8 bits par point mémoire. / The goal of this thesis was to model and demonstrate experimentally the read and write functionalities of a new thermally assisted magnetic random access memory structure, the self-referenced MRAM. The self-referenced MRAM stack is obtained from the thermally assisted MRAM one by removing the reference antiferromagnetic, effectively replacing the pinned reference layer by a free layer: the sense layer. By remotely switching the sense layer magnetization, by means of an external field, the storage layer magnetization direction, and as such the stored bit state, can be probed in-situ. Due the possibility to program both magnetic layers individually, self-referenced MRAM can be operated as a Magnetic Logic Unit, combining in-stack the storage and exclusive-or logic functions and thereby opening new application ranges. The read and write functionality of self-referenced MRAM were experimentally demonstrated on a first batch of samples. However, the field requirements were found to be higher than the target requirements for fully functional industrial products. In order to optimize the read and write field requirements, we developed a macrospin model based on the Stoner-Wohlfarth model of magnetization reversal. By introducing magnetostatic, RKKY and ferromagnet/antiferromagnet exchange coupling phenomena, we calculated a general form of the energy for any type of MRAM magnetic stack. A previously proposed highly efficient switching mode, relying on the magnetostatic interactions between the sense and the storage layer, was effectively predicted by the model and experimentally demonstrated in new samples. An excellent agreement was obtained between the model and the experimental results. Increasing the stiffness of the storage layer was found to be critical in order to minimize the read field requirements at decreasing patterning dimensions. Material developments were performed to maximize the RKKY coupling in the synthetic ferrimagnet storage layer. In order to study the reproducibility of the write operation, the influence of thermal activation was modelled by calculating energy barriers and transition paths and compared with on-the-fly measurements of switching probabilities on the new set of samples with a stiffer storage layer. Again, an excellent agreement was obtained between the model and the experiments. Based on the model developed, we built a roadmap describing the magnetic stack to use, that allows a downscaling of the self-referenced MRAM down to 45 nm while conserving manageable field requirements. Due to fundamental limitations in field-induced switching MRAM technology, reaching higher densities was found to require increasing the individual storage capacity of each MTJ, i.e. storing multiple bits per unit cell. A new angle-based storage method taking advantage of the sense layer free magnetization was investigated. Using the magnetic model developed previously, suitable samples were designed and allowed to experimentally demonstrate up to 4 bits per single MTJ. The field requirements were however found to be substantially higher than those compatible with a fully functional product. A new write method, predicted by the model, was investigated and exploited in the building of a second roadmap down to 45 nm. Mirrored dual barrier structures were then studied, with the experimental demonstration of their manufacturability and functionality. Notably, a highly efficient write mechanism similar to that observed in single barrier self-referenced MRAM was obtained. Finally, the adaptation of angle-based storage to these dual barrier devices was modeled, leading to the proposition of a method to store up to 8 bits per single cell.

With the ever growing forwarding tables of the internet and the large amount of traffic that flows through them, efficient algorithms to handle search are needed. One of these algorithms is the Multibit trie (prefix tree). The Multibit trie is a search trie that looks at several bits at a time, which is called a stride, to reduce the memory accesses for the algorithm. It is assumed that the trade-off for this is that the memory consumption will increase. To test this claim an implementation in python was written and two data sets with different sizes were used to build the Multibit trie. The two data sets that were used was the NY and the MAE-WEST data set. Search tests for different stride values were performed on the two data sets to get measurement of the average amount of memory accesses and the number of nodes were measured on different stride values. The results were that stride values 2 and 3 had less average memory accesses and less nodes than stride value 1. Stride value 6 had a significantly larger increase in nodes compared to its smaller stride values. It was concluded that stride value 2 and 3 did not follow the claim that the memory consumption does increase with larger stride values for these data sets. On these two data set no benefit was found for using stride value 1 compared to stride value 2 and 3. Furthermore stride value 6 was found to have a large increase in memory consumption for a minimal decrease in memory accesses.

Les convertisseurs analogiques-numériques fondés sur le principe de la modulation §¢ sont capables de fonctionner à des résolutions très élevés. L'utilisation en interne d'un CAN et d'un CNA multibit permet de réduire le taux de suréchantillonnage, les contraintes imposées par les circuits actifs, amé- liore la stabilité de la boucle du modulateur, mais rend celui-ci très sensible aux imperfections des composants du convertisseur numérique analogique (CNA) interne situé dans le chemin de retour. Les erreurs statiques dues aux non idéalités des circuits constitutifs de ce CNA peuvent être corrigées au moyen de techniques d'appariement dynamique des composants (DEM). Ce travail de thèse est consacré entre autre à l'étude théorique de ces techniques de correction des défauts des cellules des CNA multibits. Après avoir rappelé le principe de la conversion §¢ d'une part, et les différentes sources d'erreurs dominantes dans le cas multibit d'autre part, les techniques d'appariement existantes sont analysées et comparées. Nous soulignons les avantages, les inconvénients, et les domaines d'applications préférentiels de chacune. Le coeur du travail consiste en la proposition de quatre nouvelles techniques d'appariement dynamique. Les deux premières dérivent de la méthode de la moyenne des données (DWA), l'une pour le cas passe-bas du premier ordre, l'autre dans le cas passe-bande du second ordre. Les deux dernières propositions (appelées MDEM et STDEM) dérivent des deux algorithmes de tri (SDEM) et d'arborescence (TDEM) : elles conviennent à une mise en forme des erreurs d'ordre élevé et sont destinées aux applications passe-bas et passe-bande de haute performance. Ces quatre méthodes proposées ont été mises en équation et leurs performances confirmées par diverses simulations. Une implantation des algorithmes MDEM et STDEM a été faite au niveau cellule standard jusqu'à l'étape finale de routage en technologie CMOS 0.35 ¹m. L'ensemble des résultats des simulations au niveau système et au niveau transistor conforme l'avantage des techniques développées dans ce travail en termes de surface occupée et aussi de fréquence maximale d'application, si on les compare avec les algorithmes conventionnels de SDEM. Dans une dernière partie, les erreurs dynamiques du CNA, en particulier l'effet de la gigue d'horloge, le glitch, la dissymétrie des temps de transition, l'injection de charge (CFT) et la métastabilité du quantificateur sont également analysés. A l'issue de ces réflexions, une nouvelle cellule de CNA incluant un bloc limitant la plage dynamique de la commande d'entrée (SRD) est proposée. Elle possède une structure de remise à zéro partielle (semi-RZ) qui permet de bénéficier à la fois de l'avantage de la cellule RZ et non RZ. De plus, l'effet du retard du bloc de DEM est compensé par une modification dans l'architecture convenant aux applications passe-bande haute fréquence.