Dans cette thèse, nous nous sommes intéressés à l'optimisation du partage de charge dans un réseau supportant le routage à la source. Une modélisation générique en files d'attente alimentées par un trafic caractérisé par sa bande passante effective et l'utilisation de la théorie des Grandes Déviations nous a permis de déduire de règles d'ingénierie dans divers contextes en optimisant des fonctions de coût qui reflètent les besoins des réseaux opérationnels. Des propriétés structurelles sur les politiques optimales ont été démontrées pour des importants dans le domaine de l'ingénierie du trafic. La variabilité de la capacité des chemins d'un réseau a été intégrée à l'aide du concept de capacité effective. Nous avons mis en évidence qu'un dimensionnement basé sur une capacité moyenne peut s'avérer sous optimal et nous avons quantifié cela. Ainsi, une approche d'ingénierie de trafic adaptative a été proposée en faisant évoluer le partage en fonction des mesures réalisées sur le réseau.

Un Convertisseur Analogique-Numérique (CAN) pour les applications spatiales en astrophysique et cosmologie a été développé au cours de cette thèse. Cette catégorie de circuits demande des bandes passantes très larges, de très hautes fréquences d'échantillonnage et une faible résolution. L’architecture flash a été retenue pour sa rapidité et sa bande passante. La fréquence d’échantillonnage est de 8GHz. La technologie utilisée est la CMOS 65 nm de chez STMicroeletronics. La conception a été faite en deux phases. Une première qui a amené à un prototype d'un échantillonneur-bloqueur et une deuxième qui a amené au CAN. Les deux prototypes ont été caractérisés et à partir de ces résultats des perspectives d'amélioration pour les nouvelles implémentations ont été retrouvées.Pour atteindre l'objectif final du CAN multi-bits (6-bit sont visés) il a été décidé de dessiner une première version du CAN avec la moitié de la résolution initialement prévue (on passe de 6-bit à 3-bit). L'objectif est de nous permettre d’analyser le comportement des blocs fonctionnels intégrés et ensuite passer à une deuxième voire troisième version pour remplir le cahier des charges initial. / An Analog-to-Digital Converter (ADC) has been developed for astrophysical and cosmological applications. This class of circuits demands, especially in the millimeter wavelength domain, ultra wide bandwidths, ultra high sampling frequencies and a low resolution. The “flash” architecture has been chosen for its speed and bandwidth. This ADC samples at 8Gsps and it has been fabricated in 65nm CMOS technology from STMicroelectornics.The design has been done in two steps. The first was the prototype of a track-and-hold circuit. The second was the ADC. Both circuits have been characterized and from these results some perspectives for further improvements have been proposed.In order to achieve the final goal of the multi-bit ADC (6-bit resolution) we have decided to design a first prototype with half the final resolution, namely a 3-bit resolution ADC. Our idea was, with this first prototype, to conduct a first analysis of the behavior of the integrated functional blocks and, consequently, find the correct improvements required for the ADC final version.