With the wide adoption of Internet of Things (IoT) in applications that involve sensitive information, the security of IoT devices is becoming an important concern. IoT devices face many challenges in securing information due to their low cost and computation constrains. To over come such challenges, different techniques have been developed. One such technique is power analysis. However, power analysis requires equipment that is often bulky, power hungry and expensive, making them unsuitable for many IoT applications. This thesis developed two energy signature capturing circuits that can be embedded into low dropout (LDO) voltage regulators. The first design targets analog LDO circuits and the second design is suitable for the newly emerged digital LDOs. Both circuits are designed and simulated using a commercial 130nm CMOS technology. To evaluate the effectiveness of the developed circuits, power traces collected from a wireless sensor device are used in circuit simulations. The results indicate that the developed circuits can detect different model wireless transmission as well as other abnormal operations.

Ce travail de recherche intitulé " Contribution à la modélisation de l'Intégrité des Alimentations dans les System-in-Package", effectué chez NXP semi-conducteurs, se propose d'étudier l'intégrité des alimentations et des signaux dans un système complexe tel que le System-in-Package(SiP), les System-on-Chip(SoC) ou autres (PoP,...). C'est-à-dire la générations de perturbations électromagnétiques conduites dues à l'activité d'un système complexe sur son environnement d'intégration. Un bilan de puissance statique et dynamique permet de considérer l’influence de l’activité des fonctions numériques sur le système SiP. L’activité dynamique est représentée sous forme de profils canoniques caractérisés par la technologie de conception des fonctions logiques. Cette représentation en base tient compte du cadencement multi fréquentiel (ou multi-harmonique) du système. Un logiciel a été développé permettant d'extraire un profil d'activité numérique définit suivant la géométrie de la fonction, sa technologie et ses fréquences d'activation. Les fonctions analogiques et le réseau passif d'interconnexions sont modélisés au travers de fonctions de transfert et validés par une approche expérimentale (domaine fréquentiel et temporel) et en simulation. Cette analyse a permis de souligner les potentialités de la modélisation BBS (Broad Band Spice Model). Ceci a permis une modélisation multi-port globale de l'environnement d'intégration modélisé depuis le PCB jusqu’aux fonctions actives (PCB-Boitier-interconnexions-circuits). Les modèles extraits sont utilisables dans un environnement SPICE où l’ensemble du système est modélisé dans un environnement unique. La CO-MODÉLISATION et la CO-SIMULATION GLOBALES permettent la proposition de règles de conception et l’optimisation du découplage souligné par le potentiel du substrat de report PICS (Passive Integrating Component Substrate). / This thesis, performed in NXP Semiconductors, presents an analysis on POWER INTEGRITY and SIGNAL INTEGRITY in complex systems (System-in-Package SiP, System-on-Chip SoC, PoP, etc). This subject takes in account the propagation and its effects of conducted electromagnetic interferences due to digital activities in power distribution network. A statement of static and dynamic power consumption allows to consider effects of digital activities through a multi-clock and multi harmonic model based on technologies, clocks and geometries of a dedicated functions, blocks or dices. A global distributed CO-SIMULATION/CO-MODELISATION methodology for concurrent/simultaneous analysis of passif distribution network have been successfully applied to a full complex system. An original "power signature" concept is used to model high speed digital modules temporal and spatial distribution of their power switching activity for analog-mixed-digital co-simulations. Analysis of coupling effects at systems level have been studied through access ports with and without active SiP modules. The measured coupling is validated with predicted simulation results based on electromagnetic simulations and broad band SPICE extractions. Correlations are validated between observed spurs in presence of SiP active modules and the behavioral response (transfer function) of the active die multiport, and multi-port de-embedding analysis. The full model of complex system, available in SPICE environnement, allows to analyse propagation and its effects of conducted electromagnetic interferences on dices, functions and system of the SiP. Thanks to this work, it will possible to supply new design rules and optimize of decoupling capacities values. A dedicated software was elaborated to generate a quick digital activity model easy-to-implement in SPICE environment.

Les applications grand public comme la téléphonie mobile ou les cartes bancaires manipulent des données confidentielles. A ce titre, les circuits qui les composent font de plus en plus l'objet d'attaques qui présentent des menaces pour la sécurité des données. Les concepteurs de systèmes sur puce (SoC) doivent donc proposer des solutions sécurisées, tout en limitant le coût et la complexité globale des applications. L’analyse des attaques existantes sur les circuits numériques nous a orienté vers celles se basant sur la tension d'alimentation, dans des nœuds technologiques avancés.Dans un premier temps, nous avons déterminé la signature électrique d’un circuit en phase de conception. Pour cela, un modèle électrique a été proposé, prenant en compte la consommation en courant et la capacité de la grille d'alimentation. L'extraction de ces paramètres ainsi que l'évaluation du modèle sont présentées. L’utilisation de ce modèle a permis de mesurer la vulnérabilité d’un circuit mais aussi d’évaluer quantitativement des contremesures, notamment celle utilisant des capacités de découplage. Ensuite, l’étude se consacre à l’injection de fautes par impulsions de tension d’alimentation. Les mécanismes d’injection de fautes sur des circuits numériques ont été étudiés. Dès lors, des solutions de détection d’attaques ont été proposées et évaluées à la fois en simulation et par des tests électriques sur circuit. Les résultats ont permis de confirmer les analyses théoriques et la méthodologie utilisée.Ce travail a ainsi montré la faisabilité de solutions à bas coût contre les attaques actives et passives en tension, utilisables dans le cadre d’un développement industriel de produits. / General use products as mobile phones or smartcards manipulate confidential data. As such, the circuits composing them are more and more prone to physical attacks, which involve a threat for their security. As a result, SoC designers have to develop efficient countermeasures without increasing overall cost and complexity of the final application. The analysis of existing attacks on digital circuits leads to consider power attacks, in advanced technology nodes.First of all, the power signature of a circuit was determined at design time. To do so, an electrical model was suggested based on the current consumption and the overall power grid capacitance. The methodology to extract these parameters, as well as the evaluation of the model are presented. This model allows designers to anticipate information leakage at design time and to quantify the protection of countermeasures, as the use of integrated decoupling capacitors. Then, the study was dedicated to power glitch attacks. The different fault injection mechanisms were analyzed in details. From then on, a set of detection circuits were suggested and evaluated at design time and on silicon by electrical tests. Both the theoretical analysis and the given methodology were confirmed by the test campaigns.This work demonstrated that the design of low-cost solutions against passive and active power attacks can be achieved, and used in a large scale product development.