Ce travail de thèse porte précisément sur la prise en charge du matériel embarqué dans la modélisation de l'application temps-réel. Afin d'améliorer le développement du matériel et de faciliter la communication des décisions architecturales au flot logiciel, nous avons adopté l'ingénierie dirigée par les modèles dans la conception, simulation et implantation de la plateforme matérielle. En effet, nous avons défini un langage de modélisation HRM (Hardware Resource Model) pour la description de plateformes matérielles sous différentes vues et à différents niveaux de détail. Nous avons ensuite conçu une méthodologie de modélisation du matériel en HRM pour assister tout utilisateur dans la construction de modèles de plateformes. Nous avons également développé un outillage complet et automatisé pour la simulation des plateformes matérielles ainsi modélisées. Enfin, nous décrivons un processus d'unification entre HRM et le standard d'implantation du matériel IP-XACT. Pour mieux prendre en charge le modèle de la plateforme matérielle dans la conception du système temps-réel, nous avons spécifiés des règles et des contraintes d'allocation qui régissent les placements des entités logicielles sur les ressources matérielles. Puis nous avons proposé des mécanismes d'adéquation pour adapter des configurations à priori inadéquates. Pour finir et illustrer l'agencement de toutes ces contributions dans le cadre d'un même processus de développement, nous avons développé une chenille de robots unicycles qui roulent sans glisser sur un plan horizontal. Il s'agit d'un système qui est à la fois temps-réel, embarqué, multi-tâches, distribué, répétitif et paramétrable. / This PhD work focuses on the hardware support when modeling real-time systems. To improve the development of hardware and to communicate architectural intends to the software flow, we adopted the model driven engineering for design, simulation and implementation of hardware platforms. We have first defined a modeling language HRM (Hardware Resource Model) that describes hardware platforms with different views and at different levels of detail. Then, we developed a methodology based on HRM to help users in the construction of their platforms models. We have also developed automated tools for the simulation of these hardware models. Finally, we provide an efficient process of unification between HRM and the recent standard of hardware implementation IP-XACT. As our purpose is to take into consideration the hardware properties during the system design, we have specified rules and constraints that govem allocation of software entities onto hardware resources. After that, we proposed mechanisms to adapt inadequate configurations. Finally, we illustrate all these contributions within the same case study, which is a robots chain. It is realtime, embedded, multi-tasking, distributed, repetitive and configurable system.

Les applications modernes embarquées à hautes performances telles que l'on trouve dans les domaines du multimédia, du traitement de signaux biomédicaux et du traitement de données biométriques, sont de plus en plus complexes et exigeantes en termes de ressources. L'augmentation des performances de puces, contenant un seul processeur, n'est plus une solution adoptée. Par conséquent, une solution prometteuse est les systèmes-sur-puce multiprocesseurs (MPSoC). Cependant, la conception de MPSoC dédiés aux traitements d'applications hautes performances est un travail très difficile en raison d'un certain nombre de contraintes à assurer : la correction fonctionnelle, les performances temporelles, l'efficacité énergétique et la taille optimisée de mémoire. Parmi les ingrédients nécessaires pour une construction correcte et optimisée, nous citons premièrement le besoin de modèles de programmation assez expressifs pour décrire le parallélisme potentiel inhérent des applications cibles. Deuxièmement, nous devons trouver des moyens pour éviter des explorations fastidieuses afin de trouver la meilleure configuration d'architecture pour l'exécution d'une application (par exemple le type et la fréquence des processeurs, l'empreinte mémoire), en particulier pour des applications complexes manipulant de grandes quantités de données et exécutées par des architectures massivement parallèles. Troisièmement, plusieurs niveaux d'abstraction doivent être pris en compte afin de mieux traiter la complexité de la conception. En considérant un niveau de simulation unique où tous les détails d'implémentations sont considérés, les résultats obtenus auront une grande précision. Cependant, cette technique de simulation est longue et fastidieuse, voir parfois impossible en raison de la grande complexité de systèmes. Pour cette raison, le commencement du processus de conception, à un haut niveau d'abstraction, où seulement des informations essentielles de systèmes sont décrites, rend plus facile, et à un très faible coût, la prise de décision sur des choix de configuration. Afin de relever les défis mentionnés ci-dessus concernant la conception des applications MPSoC à haute performance, nous proposons dans le cadre de cette thèse, l'utilisation du profil UML/Marte pour la modélisation de fonctionnalité, d'architectures et d'associations des deux dernières. Ce profil est suffisamment expressif pour décrire des applications hautes performances (par exemple les paquetages RSM et GCM et le langage CCSL) et des architectures MPSoC massivement parallèles (par exemple le paquetage HRM). Pour l'analyse et la vérification de systèmes et l'exploration de l'espace de conception, nous définissons une abstraction de modèles obtenue via des horloges abstraites, inspirées de ceux des langages réactifs synchrones. Les traces d'horloges abstraites capturent les comportements de systèmes en représentant l'activité des unités de traitements durant l'exécution de fonctionnalités. Une technique d'analyse, également inspirée de l'approche synchrone, est définie. Cette technique permet de vérifier des contraintes temporelles : dépendances de données induites par un modèle Marte, les taux d'activations entre des composants. En outre, elle permet d'analyser des contraintes non fonctionnelles : estimation de temps d'exécution, le respect des temps d'échéance, estimation de la consommation d'énergie. Ces propriétés sont directement liées au nombre de processeurs impliqués dans l'exécution du système ainsi que la valeur de leurs fréquences associées. D'un point de vue général, la contribution principale de cette thèse est la définition d'un cadre de travail, à base d'horloges abstraites, qui facilite l'exploration de l'espace de conception des MPSoC à un haut niveau d'abstraction. Le travail a été concrétisé dans un environnement, dénommé Gaspard2, dédié à la conception conjointe de systèmes embarqués à hautes performances. Notre solution est validée sur une étude de cas d'un encodeur JPEG, et retournant des résultats prometteurs.

Les applications modernes embarquées à hautes performances telles que l'on trouve dans les domaines du multimédia, du traitement de signaux biomédicaux et du traitement de données biométriques, sont de plus en plus complexes et exigeantes en termes de ressources. L'augmentation des performances de puces, contenant un seul processeur, n'est plus une solution adoptée. Par conséquent, une solution prometteuse est les systèmes-sur-puce multiprocesseurs (MPSoC). Cependant, la conception de MPSoC dédiés aux traitements d'applications hautes performances est un travail très difficile en raison d'un certain nombre de contraintes à assurer : la correction fonctionnelle, les performances temporelles, l'efficacité énergétique et la taille optimisée de mémoire. Parmi les ingrédients nécessaires pour une construction correcte et optimisée, nous citons premièrement le besoin de modèles de programmation assez expressifs pour décrire le parallélisme potentiel inhérent des applications cibles. Deuxièmement, nous devons trouver des moyens pour éviter des explorations fastidieuses afin de trouver la meilleure configuration d'architecture pour l'exécution d'une application (par exemple le type et la fréquence des processeurs, l'empreinte mémoire), en particulier pour des applications complexes manipulant de grandes quantités de données et exécutées par des architectures massivement parallèles. Troisièmement, plusieurs niveaux d'abstraction doivent être pris en compte afin de mieux traiter la complexité de la conception. En considérant un niveau de simulation unique où tous les détails d'implémentations sont considérés, les résultats obtenus auront une grande précision. Cependant, cette technique de simulation est longue et fastidieuse, voir parfois impossible en raison de la grande complexité de systèmes. Pour cette raison, le commencement du processus de conception, à un haut niveau d'abstraction, où seulement des informations essentielles de systèmes sont décrites, rend plus facile, et à un très faible coût, la prise de décision sur des choix de configuration. Afin de relever les défis mentionnés ci-dessus concernant la conception des applications MPSoC à haute performance, nous proposons dans le cadre de cette thèse, l'utilisation du profil UML/Marte pour la modélisation de fonctionnalité, d'architectures et d'associations des deux dernières. Ce profil est suffisamment expressif pour décrire des applications hautes performances (par exemple les paquetages RSM et GCM et le langage CCSL) et des architectures MPSoC massivement parallèles (par exemple le paquetage HRM). Pour l'analyse et la vérification de systèmes et l'exploration de l'espace de conception, nous définissons une abstraction de modèles obtenue via des horloges abstraites, inspirées de ceux des langages réactifs synchrones. Les traces d'horloges abstraites capturent les comportements de systèmes en représentant l'activité des unités de traitements durant l'exécution de fonctionnalités. Une technique d'analyse, également inspirée de l'approche synchrone, est définie. Cette technique permet de vérifier des contraintes temporelles : dépendances de données induites par un modèle Marte, les taux d'activations entre des composants. En outre, elle permet d'analyser des contraintes non fonctionnelles : estimation de temps d'exécution, le respect des temps d'échéance, estimation de la consommation d'énergie. Ces propriétés sont directement liées au nombre de processeurs impliqués dans l'exécution du système ainsi que la valeur de leurs fréquences associées. D'un point de vue général, la contribution principale de cette thèse est la définition d'un cadre de travail, à base d'horloges abstraites, qui facilite l'exploration de l'espace de conception des MPSoC à un haut niveau d'abstraction. Le travail a été concrétisé dans un environnement, dénommé Gaspard2, dédié à la conception conjointe de systèmes embarqués à hautes performances. Notre solution est validée sur une étude de cas d'un encodeur JPEG, et retournant des résultats prometteurs.

Ce travail de recherche intitulé " Contribution à la modélisation de l'Intégrité des Alimentations dans les System-in-Package", effectué chez NXP semi-conducteurs, se propose d'étudier l'intégrité des alimentations et des signaux dans un système complexe tel que le System-in-Package(SiP), les System-on-Chip(SoC) ou autres (PoP,...). C'est-à-dire la générations de perturbations électromagnétiques conduites dues à l'activité d'un système complexe sur son environnement d'intégration. Un bilan de puissance statique et dynamique permet de considérer l’influence de l’activité des fonctions numériques sur le système SiP. L’activité dynamique est représentée sous forme de profils canoniques caractérisés par la technologie de conception des fonctions logiques. Cette représentation en base tient compte du cadencement multi fréquentiel (ou multi-harmonique) du système. Un logiciel a été développé permettant d'extraire un profil d'activité numérique définit suivant la géométrie de la fonction, sa technologie et ses fréquences d'activation. Les fonctions analogiques et le réseau passif d'interconnexions sont modélisés au travers de fonctions de transfert et validés par une approche expérimentale (domaine fréquentiel et temporel) et en simulation. Cette analyse a permis de souligner les potentialités de la modélisation BBS (Broad Band Spice Model). Ceci a permis une modélisation multi-port globale de l'environnement d'intégration modélisé depuis le PCB jusqu’aux fonctions actives (PCB-Boitier-interconnexions-circuits). Les modèles extraits sont utilisables dans un environnement SPICE où l’ensemble du système est modélisé dans un environnement unique. La CO-MODÉLISATION et la CO-SIMULATION GLOBALES permettent la proposition de règles de conception et l’optimisation du découplage souligné par le potentiel du substrat de report PICS (Passive Integrating Component Substrate). / This thesis, performed in NXP Semiconductors, presents an analysis on POWER INTEGRITY and SIGNAL INTEGRITY in complex systems (System-in-Package SiP, System-on-Chip SoC, PoP, etc). This subject takes in account the propagation and its effects of conducted electromagnetic interferences due to digital activities in power distribution network. A statement of static and dynamic power consumption allows to consider effects of digital activities through a multi-clock and multi harmonic model based on technologies, clocks and geometries of a dedicated functions, blocks or dices. A global distributed CO-SIMULATION/CO-MODELISATION methodology for concurrent/simultaneous analysis of passif distribution network have been successfully applied to a full complex system. An original "power signature" concept is used to model high speed digital modules temporal and spatial distribution of their power switching activity for analog-mixed-digital co-simulations. Analysis of coupling effects at systems level have been studied through access ports with and without active SiP modules. The measured coupling is validated with predicted simulation results based on electromagnetic simulations and broad band SPICE extractions. Correlations are validated between observed spurs in presence of SiP active modules and the behavioral response (transfer function) of the active die multiport, and multi-port de-embedding analysis. The full model of complex system, available in SPICE environnement, allows to analyse propagation and its effects of conducted electromagnetic interferences on dices, functions and system of the SiP. Thanks to this work, it will possible to supply new design rules and optimize of decoupling capacities values. A dedicated software was elaborated to generate a quick digital activity model easy-to-implement in SPICE environment.

Ce travail de recherche intitulé " Contribution à la modélisation de l'Intégrité des Alimentations dans les System-in-Package", effectué chez NXP semi-conducteurs, se propose d'étudier l'intégrité des alimentations et des signaux dans un système complexe tel que le System-in-Package(SiP), les System-on-Chip(SoC) ou autres (PoP,...). C'est-à-dire la générations de perturbations électromagnétiques conduites dues à l'activité d'un système complexe sur son environnement d'intégration. Un bilan de puissance statique et dynamique permet de considérer l'influence de l'activité des fonctions numériques sur le système SiP. L'activité dynamique est représentée sous forme de profils canoniques caractérisés par la technologie de conception des fonctions logiques. Cette représentation en base tient compte du cadencement multi fréquentiel (ou multi-harmonique) du système. Un logiciel a été développé permettant d'extraire un profil d'activité numérique définit suivant la géométrie de la fonction, sa technologie et ses fréquences d'activation. Les fonctions analogiques et le réseau passif d'interconnexions sont modélisés au travers de fonctions de transfert et validés par une approche expérimentale (domaine fréquentiel et temporel) et en simulation. Cette analyse a permis de souligner les potentialités de la modélisation BBS (Broad Band Spice Model). Ceci a permis une modélisation multi-port globale de l'environnement d'intégration modélisé depuis le PCB jusqu'aux fonctions actives (PCB-Boitier-interconnexions-circuits). Les modèles extraits sont utilisables dans un environnement SPICE où l'ensemble du système est modélisé dans un environnement unique. La CO-MODÉLISATION et la CO-SIMULATION GLOBALES permettent la proposition de règles de conception et l'optimisation du découplage souligné par le potentiel du substrat de report PICS (Passive Integrating Component Substrate).