[pt] O principal objetivo desta dissertação consiste na geração
de novas
funcionalidades inteligentes em redes ópticas associadas
aos protocolos IP e
Gigabit Ethernet, através da utilização de circuitos
integrados programáveis
operando na taxa do Gigabit. A padronização Ethernet é
apresentada através
das camadas PHY e MAC, destacando suas funções, interfaces
e os tipos de
chips disponíveis no mercado. A camada PHY do padrão
Ethernet para meios
ópticos é detalhada. Algumas tecnologias de chips são
discutidas, entre elas o
crescimento dedicado, os ASICs, as NPUs e as tecnologias
programáveis:
FPGAs e CPLDs. O conceito de inteligência óptica e o perfil
de camadas
equivalentes associados a este conceito são introduzidos.
Um novo elemento de
rede dedicado à inserção de sinalização na camada óptica é
apresentado,
destacando-se sua estrutura, sua realização, seu
detalhamento para utilização
em redes. Diversas montagens experimentais com o elemento
desenvolvido são
utilizadas para demonstrar as características do sistema,
entre elas a eficiência
da utilização da tecnologia de FPGAs e a transparência da
inteligência na
camada óptica para o padrão Ethernet. / [en] The main objective of this work is the generation of new
functionalities in
optical networks, associated to the Ethernet and IP
protocols, by the use of
programmable integrated circuits operating in Gigabit
rates. The Ethernet
standard is presented through its PHY and MAC layers,
highlighting its functions,
interfaces and the types of commercially available ICs. The
Ethernet standard
PHY layer for optical media is described. Some IC
technologies are discussed,
such as dedicated growth, ASICs, NPUs and the programmable
technologies:
FPGAs e CPLDs. The concept of built-in optical intelligence
and a new layers
model associated to it are presented. A new network
element, dedicated to the
insertion of signaling in the optical layer is also
presented, and special attention is
dedicated to its structure, to its implementation and to
the aspects of its use in
networks. Several experimental setups using the developed
element are shown,
demonstrating the characteristics of the system,
particularly the efficiency
obtained by the use of FPGA technology and the transparency
of the optical
intelligence with respect to the Ethernet standard.
| Identifer | oai:union.ndltd.org:puc-rio.br/oai:MAXWELL.puc-rio.br:6678 |
| Date | 06 July 2005 |
| Creators | HENRIQUE JOSE PINTO PORTELA DA SILVA |
| Contributors | MARBEY MANHAES MOSSO |
| Publisher | MAXWELL |
| Source Sets | PUC Rio |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | TEXTO |
Page generated in 0.0024 seconds