Τα τελευταία χρόνια ο όγκος των δεδομένων που διακινείται μέσω δικτυακών συστημάτων είναι συνεχώς αυξανόμενος με την επιτακτική ανάγκη για αξιόπιστη επικοινωνία. Παρόλο που η εξέλιξη της τεχνολογίας επιτρέπει μεγαλύτερη ανοχή σε παρεμβολές στο τηλεπικοινωνιακό κανάλι, ο υψηλότερος ρυθμός δεδομένων προκαλεί παραμορφώσεις στο σήμα και κάνει το τηλεπικοινωνιακό σύστημα πιο επιρρεπές στον θόρυβο. Παράδειγμα τέτοιων συστημάτων αποτελούν εφαρμογές ασύρματων δικτύων όπως τα συστήματα κινητής τηλεφωνίας, οι δορυφορικές επικοινωνίες, ασύρματα τοπικά δίκτυα WiFi καθώς και ενσύρματων επικοινωνιών (ενσύρματα Modem). Η παρούσα διπλωματική επικεντρώνεται στα πρότυπα 802.11 που αφορούν ασύρματα τοπικά δίκτυα και πιο συγκεκριμένα στο πρόσφατο 802.11ac ώστε να τεθούν συγκεκριμένα κριτήρια απόδοσης. Αφενός γίνεται σχεδιασμός και υλοποίηση ενός αποκωδικοποιητή σύμφωνου με το πρότυπο λαμβάνοντας υπόψη περιορισμούς χρονισμού αλλά και επιφάνειας και επαλήθευση αυτών μέσω τεχνολογιών FPGA και ASIC. Αφετέρου μελετώνται διαφορετικές αρχιτεκτονικές υλοποίησης του αλγορίθμου (πχ high radix) και εξετάζονται τα πιθανά σχεδιαστικά trade-off. Εξετάζονται μέθοδοι αύξησης του throughput αλλά και θέματα απόδοσης που αφορούν την ικανότητα διόρθωσης λαθών. / In recent years the volume of data handled by network systems is growing with the need for reliable communication . Although the evolution of technology allows greater tolerance to interference in the telecommunication channel , higher data rate causes distortion to the signal and makes the telecommunication system more susceptible to noise. Examples of such systems are applications of wireless networks such as cellular systems , satellite communications , wireless local area networks WiFi and wired communications ( wired Modem). This thesis focuses on the 802.11 standards regarding wireless LANs and in particular in recent 802.11ac to put specific performance criteria. First is design and implementation of a decoder conforming to the model taking into account timing and surface constraints and verification technologies through FPGA and ASIC. Secondly, different architectures of the algorithm ( eg high radix) are studied and the possible design trade-off is examined. Methods of increasing the throughput and performance issues relating to error correction capability are examined.

Σε αυτή τη διπλωματική εργασία υλοποιήθηκε ένας LDPC αποκωδικοποιητής που χρησιμοποιεί τις βασικές αρχές της turbo αποκωδικοποίησης, εισάγοντας στα χαρακτηριστικά της αποκωδικοποίησης του το διάγραμμα trellis. O maximum a posteriori probability (MAP) αλγόριθμος χρησιμοποιείται σαν μια γέφυρα μεταξύ των LDPC και Turbo κωδικών. Οι LDPC κώδικες αντιμετωπίζονται ως μια αλυσιδωτή σύνδεση n υπέρ κωδικών, όπου ο κάθε υπέρ κώδικας έχει πλέον μια πιο απλή δομή trellis ώστε ο MAP αλγόριθμος να μπορεί να εφαρμοστεί. / In this thesis an LDPC decoder is implemented using the principles of turbo decoding, introducing the characteristics of the decoding of the trellis diagram . The maximum a posteriori probability (MAP) algorithm is used as a bridge between the LDPC and Turbo codes. The LDPC codes are treated as concatenated n supercodes, where each code has a simple trellis structure so that the MAP algorithm can be implemented.

Στα πλαίσια της διπλωματικής εργασίας μελετήθηκε μια κατηγορία αλγορίθμων διόρθωσης λαθών που προκύπτουν κατά τη μετάδοση δεδομένων μέσα από ένα ασύρματο τηλεπικοινωνιακό κανάλι. Η μετάδοση των δεδομένων έγινε χρησιμοποιώντας τις διαμορφώσεις BPSK, QPSK, 16 – QAM και 64 – QAM. Η μελέτη επικεντρώθηκε στην περίπτωση της συνελικτικής κωδικοποίησης δεδομένων. Για την υλοποίηση του αποκωδικοποιητή (decoder) μελετήθηκαν συγκριτικά οι αλγόριθμοι Viterbi και SOVA καθώς και οι αντίστοιχες αρχιτεκτονικές υλοποίησης τους σε υλικό, ως προς την πολυπλοκότητα, την κατανάλωση και την ταχύτητά τους για συγκεκριμένη ικανότητα διόρθωσης λαθών που μετράται ως μείωση του BER. Επίσης, μελετήθηκαν τέσσερεις διαφορετικοί τρόποι αποδιαμόρφωσης και αποκωδικοποίησης των δεδομένων για διαμορφώσεις QAM βασισμένοι στον αλγόριθμο Viterbi. Η μεθοδολογία της διπλωματικής περιέλαβε την υλοποίηση ενός πλήρους μοντέλου τηλεπικοινωνιακού συστήματος με μη ιδανικό κανάλι, AWGN, στο οποίο προστέθηκαν μηχανισμοί διόρθωσης λάθους. Η μελέτη έλαβε υπόψη τον κβαντισμό στο δέκτη στην αναπαράσταση δεδομένων καθώς και στα ενδιάμεσα αποτελέσματα. Αξιολογήθηκαν τρόποι κβαντισμού συναρτήσει παραμέτρων του καναλιού, και εντοπίστηκαν τα ελάχιστα αναγκαία μήκη λέξης για την υλοποίηση των αλγορίθμων του δέκτη, λαμβάνοντας υπόψη το trade-off μεταξύ απόδοσης και κόστους υλοποίησης σε υλικό. Με τη χρήση bit-true εξομοιώσεων μελετήθηκαν τρόποι ελαχιστοποίησης της δυναμικής περιοχής που απαιτείται για την αναπαράσταση των ενδιάμεσων μετρικών. Σε κάθε περίπτωση αναλύθηκε η απόδοση των αλγορίθμων με βάση το ποσοστό των λαθών στο δέκτη (BER) ενώ συνεκτιμήθηκε η πολυπλοκότητα της αντίστοιχης υλοποίησης VLSI. / This thesis focuses on a class of algorithms for the correction of errors due of the transmission of data through a wireless telecommunications channel. The modulations employed are BPSK, QPSK, 16-QAM and 64-QAM. The study focuses on convolutional coding. The performance of solutions based on Viterbi and SOVA algorithms are comparatively studied, as well as the corresponding hardware architectures, in terms of the complexity, consumption and speed, while specifications are set in terms of error correction capability, measured in BER. Also, four different ways of combined demodulation and decoding of QAM data are studied based on the Viterbi algorithm. The methodology assumed in this thesis includes the realization of a complete telecommunications system model assuming an additive white gaussian noise channel, AWGN, in which mechanisms of error correction are added. The study takes into consideration the quantization effects in the receiver and in all the intermediary operations of algorithms. It has been found that the ideal quantizer for the receiver is related to channel parameters. In addition the shortest necessary word lengths were identified taking into consideration trade off between output and hardware realization cost. By means of bit-true simulations, ways of minimization of dynamic region, required for the representation intermediary metrics were studied. In every case the performance of algorithms is analyzed in terms of BER, as well as computational cost and impact on VLSI realization.

Σε διαγράμματα BER, με τα οποία αξιολογείται ένα σύστημα αποκωδικοποίησης, και σε χαμηλά επίπεδα θορύβου, παρατηρείται πολλές φορές η περιοχή Error Floor, όπου η απόδοση του αποκωδικοποιητή δε βελτιώνεται πλέον, καθώς μειώνεται ο θόρυβος. Με πραγματοποίηση εξομοίωσης σε software, το Error Floor συνήθως δεν είναι ορατό, κι έτσι κύριο ζητούμενο είναι η πρόβλεψη της συμπεριφοράς του αποκωδικοποιητή, αλλά και γενικότερα η βελτιστοποίηση της απόδοσής του σε αυτήν την περιοχή. Στην παρούσα διπλωματική εργασία μελετάται η ανεπιτυχής αποκωδικοποίηση ορισμένων κωδικών λέξεων καθώς και ο μηχανισμός ενεργοποίησης των Trapping Sets, δηλαδή δομών, οι οποίες φαίνεται να είναι το κύριο αίτιο εμφάνισης του Error Floor. Xρησιμοποιείται το AWGN μοντέλο καναλιού και κώδικας με αραιό πίνακα ελέγχου ισοτιμίας (LDPC), ενώ οι εξομοιώσεις επαναληπτικών αποκωδικοποιήσεων πραγματοποιούνται σε επίπεδα (Layers), με αλγορίθμους ανταλλαγής μηνυμάτων (Message Passing). Αναλύονται προτεινόμενοι τροποποιημένοι αλγόριθμοι και μελετώνται οι επιπτώσεις του κβαντισμού των δεδομένων. Τέλος, προσδιορίζεται η επίδραση του θορύβου στην αποκωδικοποίηση και αναπτύσσεται ένα ημιαναλυτικό μοντέλο υπολογισμού της πιθανότητας ενεργοποίησης ενός Trapping Set και της πιθανότητας εμφάνισης σφάλματος κατά τη μετάδοση. / In BER plots, which are used in order to evaluate a decoding system, and at low-noise level, the Error Floor region is sometimes observed, where the decoder performance is no longer improved, as noise is reduced. When a simulation is executed using software, the Error Floor region is usually not visible, so the main goal is the prediction of the decoder's behavior, as well as the improvement in general of its performance in that particular region. In this thesis, we study the conditions which result in a decoding failure for specific codewords and a Trapping Set activation. Trapping Sets are structures in a code, which seem to be the main cause of the Error Floor presence in BER plots. For the purpose of our study, we use the AWGN channel model and a linear block code with low density parity check matrix (LDPC), while iterative decoding simulations are executed by splitting the parity check matrix into layers (Layered Decoding) and by using Message Passing algorithms. We propose and analyze three new modified algorithms and we study the effects caused by data quantization. Finally, we determine the noise effects on the decoding procedure and we develop a semi-analytical model used for calculating the probability of a Trapping Set activation and for calculating the error probability during transmission.

Στα πλαίσια αυτής της διπλωματικής εργασίας μελετήσαμε μεθόδους κωδικοποίησης με χρήση πινάκων ισοτιμίας μεγάλων διαστάσεων που έχουν χρησιμοποιηθεί και εφαρμοσθεί μέχρι τώρα σε προηγούμενες μελέτες. Επιλέξαμε τη σχεδίαση ενός αποκωδικοποιητή, που στηρίζεται στο WiMAX – 802.16e ΙΕΕΕ πρότυπο μετάδοσης και συγκεκριμένα με χρήση πομπού και δέκτη με περισσότερες από μία κεραίες. Παρουσιάζουμε, λοιπόν τη θεωρία που συσχετίζεται με το θέμα αυτό τόσο από την πλευρά της κωδικοποίησης όσο κι από την πλευρά της ασύρματης ΜΙΜΟ μετάδοσης και το πρότυπο WiMAX. Αναλύουμε κάθε τμήμα του συστήματός που προσομοιώνουμε και παραθέτουμε τα αποτελέσματα της προσομοίωσης. / -

Η διπλωματική εργασία επικεντρώνεται στην αποκωδικοποίηση με τη χρήση LDPC κωδικών. Στα πλαίσιά της, θα μελετηθεί και θα αξιολογηθεί η κωδικοποίηση και η αποκωδικοποίηση LDPC, με συνδυασμένα κριτήρια παρεχόμενης ποιότητας (κριτήρια BER σε διάφορες συνθήκες μετάδοσης) και πολυπλοκότητας υλοποίησης σε υλικό. Μέσω εξομοίωσης, θα εξεταστεί κατά πόσο επηρεάζεται η απόδοση των αποκωδικοποιητών από την αναπαράσταση πεπερασμένου μήκους λέξης, η οποία χρησιμοποιείται για την υλοποίηση της αρχιτεκτονικής τους σε υλικό. Αφού αποφασιστεί το μήκος λέξης, ώστε η απόδοση του αποκωδικοποιητή να προσσεγγίζει τη θεωρητική, θα ακολουθήσει η μελέτη και ο σχεδιασμός της αρχιτεκτονικής του αποκωδικοποιητή, ώστε να ικανοποιεί και άλλα πρακτικά κριτήρια, με έμφαση στην χαμηλή κατανάλωση ενέργειας. Η καινοτομία της διπλωματικής έγκειται στην παρουσίαση ενός νέου κριτηρίου για τον τερματισμό των επαναλήψεων σε αποκωδικοποιητές LDPC. Το προτεινόμενο κριτήριο είναι κατάλληλο για υλοποίηση σε υλικό, και όπως προκύπτει τελικά, μπορεί να αποφέρει σημαντική μείωση στην κατανάλωση ενέργειας των αποκωδικοποιητών. Το κριτήριο ελέγχει αν υπάρχουν «κύκλοι» στην ακολουθία των soft words κατά την αποκωδικοποίηση. Οι «κύκλοι» αυτοί προκύπτουν σε κάποιες περιπτώσεις χαμηλού λόγου σήματος προς θόρυβο, όπου ο αποκωδικοποιητής δε μπορεί να καταλήξει σε αποτέλεσμα, κάτι το οποίο οδηγεί σε ανόφελη κατανάλωση ενέργειας, αφού δε βελτιώνεται το bit error rate, ενώ ο αποκωδικοποιητής συνεχίζει να λειτουργεί. Η προτεινόμενη αρχιτεκτονική τερματίζει τη διαδικασία της αποκωδικοποίησης σε περίπτωση που υπάρχει «κύκλος», επιτρέποντας σημαντική μείωση της κατανάλωσης ενέργειας, η οποία συνοδεύεται από πολύ μικρή μείωση στην απόδοση του αποκωδικοποιητή. Το προτεινόμενο κριτήριο μπορεί να εφαρμοστεί σε οποιαδήποτε υπάρχουσα αρχιτεκτονική για LDPC αποκωδικοποιητές. Συγκεκριμένα, στη διπλωματική αυτή, μελετώνται τα αποτελέσματα της εφαρμογής του κριτηρίου στις Hardware-Sharing και Parallel αρχιτεκτονικές. / This thesis introduces a novel criterion for the termination of iterations in iterative LDPC Code decoders. The proposed criterion is amenable for VLSI implementation, and it is here shown that it can enhance previously reported LDPC Code decoder architectures substantially, by reducing the corresponding power dissipation. The concept of the proposed criterion is the detection of cycles in the sequences of soft words. The soft-word cycles occur in some cases of low signal-to-noise ratios and indicate that the decoder is unable to decide on a codeword, which in turn results in unnecessary power consumption due to iterations that do not improve the bit error rate. The proposed architecture terminates the decoding process when a soft-word occurs, allowing for substantial power savings at a minimal performance penalty. The proposed criterion is applied to Hardware-Sharing and Parallel Decoder architectures.

Ένα από τα βασικά μειονεκτήματα που παρουσιάζει ο σχεδιασμός και η υλοποίηση LDPC αποκωδικοποιητών είναι η μεγάλη πολυπλοκότητα που παρουσιάζεται σε επίπεδο υλικού εξαιτίας της εσωτερικής διασύνδεσης των μονάδων επεξεργασίας δεδομένων.H αρχιτεκτονική που επιτυγχάνει το μέγιστο επίπεδο παραλληλότητας και κατά συνέπεια είναι πολύ αποδοτική όσον αφορά την ταχύτητα αποκωδικοποίησης, δεν χρησιμοποιείται συχνά εξαιτίας της πολυπλοκότητας του υλικού λόγω των πολλαπλών κυκλωμάτων διασύνδεσης που απαιτεί. Στην παρούσα διπλωματική εργασία προτείνεται μια νέα αρχιτεκτονική για το δίκτυο διασύνδεσης ενώ παράλληλα έχει υλοποιηθεί και ένας αλγόριθμος για την αποδοτική τοποθέτηση των επεξεργαστικών μονάδων σε αυτό το δίκτυο. Επίσης έχει μελετηθεί και η επίδραση μειωμένης μετάδοσης πληροφορίας σε κάθε επανάληψη του αλγορίθμου αποκωδικοποίησης.Το περιβάλλον που χρησιμοποιήθηκε για την εξομοίωση και την παραγωγή των αποτελεσμάτων είναι η πλατφόρμα της Matlab. Η προτεινόμενη αρχιτεκτονική υλοποιήθηκε και εξομοιώθηκε σε κώδικες LDPC που αποτελούν μέρος του προτύπου DVB - S2 (Digital Video Broadcasting).Το συγκεκριμένο πρότυπο, εκτός των άλλων, καθορίζει και τις προδιαγραφές των κωδίκων LDPC που χρησιμοποιούνται κατά την κωδικοποίηση και αποκωδικοποίηση δεδομένων σε συστήματα ψηφιακής δορυφορικής μετάδοσης. Τα αποτελέσματα των εξομοιώσεων σχετίζονται με την πολυπλοκότητα της προτεινόμενης αρχιτεκτονικής σε υλικό αλλά και της απόδοσης (ταχύτητα αποκωδικοποίησης) και συγκρίνονται με την βασική πλήρως παράλληλη αρχιτεκτονική. / One of the main disadvantages of the design and implementation of LDPC decoders is the great complexity presented at the hardware level because of the internal interconnection of processing units. The fully parallel architecture that achieves the maximum level of parallelism and hence is very efficient in terms of speed decoding is not used often because of the hardware complexity due to the multiple interface circuits required. This MSc thesis proposes a new architecture for the network interface and also introduces an algorithm for the efficient placement of the processing units in this network. In addition to that, a modified version of the decoding algorithm has been implemented. The relative advantage of this algorithm is that in each iteration only a percentage of the processing units exchange information with each other. That approach further reduces the hardware complexity and power usage. The environment used to simulate and produce the results is Matlab. The proposed architecture is implemented and simulated in LDPC codes that are part of the standard DVB - S2 (Digital Video Broadcasting). This standard, among other things, determines the specifications of the LDPC codes used in the channel encoding and decoding process in digital satellite transmission systems. The results of the simulations related to the complexity of the proposed architecture in hardware and performance (decoding speed) are compared with the fully parallel architecture.

Η ενσωμάτωση των κωδίκων Turbo σε ένα ευρύ φάσμα εφαρμογών λόγω της εκπληκτικής αποδόσεώς τους που προσεγγίζει το θεμελιώδες όριο του Shannon, απαιτεί αποδοτικές αρχιτεκτονικές και υλοποιήσεις υψηλού ρυθμού διεκπεραίωσης και χαμηλής κατανάλωσης ενέργειας όσον αφορά την εξαιρετικά πολύπλοκη και χρονοβόρα επαναληπτική αποκωδικοποίησή τους. Η παρούσα διδακτορική διατριβή μελετά την χρήση της τεχνολογίας Πυριτίου-Γερμανίου (SiGe) BiCMOS σε αναλογικές αρχιτεκτονικές για την υλοποίηση αποκωδικοποιητών Turbo υψηλού ρυθμού διεκπεραίωσης και όσο το δυνατόν χαμηλής κατανάλωσης ισχύος. Η σχεδίαση βάσει των διπολικών τρανζίστορ ετεροεπαφής προσδίδει ιδιαίτερα υψηλή ταχύτητα στην απόκριση του αναλογικού συστήματος σε αντίθεση με τα συμβατικά διπολικά τρανζίστορ ή με τα τρανζίστορ πεδίου MOS, τα οποία λειτουργούν στην περιοχή υποκατωφλίου για τη διατήρηση της διαγραμμικής αρχής. Στα πλαίσια της διατριβής αυτής παρουσιάζεται μια γενική μεθοδολογία χρησιμοποιώντας τους γράφους παραγόντων για την προδιαγραφή συστημάτων ελέγχου λαθών. Έπειτα, πραγματοποιείται η σύζευξη της επιτευχθείσας προδιαγραφής με την κυκλωματική συμπεριφορά των τοπολογιών λαμβάνοντας υπ’ όψιν φυσικά τα χαρακτηριστικά της τεχνολογίας SiGe BiCMOS και καταλήγουμε στην αποδοτική σχεδίαση και ολοκλήρωση αποκωδικοποιητών διόρθωσης λαθών υψηλής ταχύτητας. Χρήσιμα συμπεράσματα, για την υιοθέτηση της προτεινόμενης μεθοδολογίας και τη χρήση της τεχνολογίας Πυριτίου-Γερμανίου, αναφέρονται με την παρουσίαση της πρώτης επιτυχούς υλοποίησης σε τεχνολογία 0.35μm AMS SiGe BiCMOS ενός αναλογικού Trellis αποκωδικοποιητή και των εξομοιωτικών αποτελεσμάτων του αντίστοιχου αποκωδικοποιητή Turbo, ο οποίος ενσωματώνει τον παραπάνω Trellis αποκωδικοποιητή. / The incorporation of Turbo codes into a wide range of applications due to their amazing performance close to the fundamental Shannon limit, demands efficient architectures and implementations of high-throughput and low energy consumption in the case of the extremely complex and time consuming procedure of iterative decoding. The present dissertation studies the use of SiGe BiCMOS technology in analog architectures for the implementation of high-throughput and moderate power consumption Turbo decoders. The design is based on Heterojunction Bipolar Transistors and leads to a significant increment of the analog system’s speed in contrast to the designs based on conventional bipolar transistors or MOS transistor, which operate in the subthreshold region in order to conform to the translinear principle. A generic methodology, using factor-graphs for the specification procedure of error control systems, is also presented. Furthermore, we map the derived specification onto the appropriate acircuit topology taking into account the characteristics of the SiGe BiCMOS technology. Finally, the methodology leads to an efficient design and consistent integration of high-speed analog decoders. We report useful conclusions for the adoption of the proposed methodology, and the use of Silicon-Germanium technology by presenting the first successful implementation of an analog Trellis decoder, and the simulation results of the relevant Turbo decoder in a 0.35μm AMS SiGe BiCMOS technology.

Στην διπλωματική εργασία γίνεται μελέτη της κωδικοποίησης καναλιού, μελέτη των προβλημάτων που εισάγει το κανάλι, μελετώνται σε βάθος οι turbo κωδικοποιητές και διάφορα κριτήρια τερματισμού, γίνεται μελέτη της επίδρασης της πεπερασμένης ακρίβειας σε turbo συστήματα και προτείνονται αρχιτεκτονικές για την υλοποίηση των turbo αποκωδικοποιητών. / In this thesis we study the problem of channel coding, particularly we study turbo coding and termination criteria. Moreover we study the impact of fix point arithmetic on early stopping iterative turbo decoders and we proposed architectures for the implementation of turbo decoders in hardware.

Η χρήση πολλαπλών κεραιών παίζει πλέον ένα πολύ σημαντικό ρόλο στη βελτίωση των ραδιοτηλεπικοινωνιών. Για το λόγο αυτό, ο τομέας των τηλεπικοινωνιακών συστημάτων πολλαπλών κεραιών μετάδοσης – λήψης (συστήματα ΜΙΜΟ) βρίσκεται στο προσκήνιο της ασύρματης έρευνας. Πρόσφατα, αποτελέσματα ερευνών έδειξαν ότι υπάρχει δυνατότητα αύξησης της χωρητικότητας στα ασύρματα τηλεπικοινωνιακά συστήματα χρησιμοποιώντας τεχνικές διαφοροποίησης μεταξύ πομπού – δέκτη (antenna diversity), δηλαδή δημιουργίας πολλαπλών ανεξάρτητων καναλιών ανάμεσα τους. Στην παρούσα εργασία μελετούνται τεχνικές κωδικοποίησης που εκμεταλλεύονται τη χωρική διαφοροποίηση κάνοντας χρήση χωροχρονικών κωδικών (space – time coding). Η μελέτη εστιάζεται στη χρήση χωροχρονικών κωδικών ανά μπλοκ από την πλευρά του πομπού, εξαιτίας της απλότητας υλοποίησης τους καθώς και της ικανότητας υποστήριξης πολλαπλών κεραιών από τη πλευρά του σταθμού βάσης. Η ανάλυσή τους γίνεται με βάση την εφαρμογή τους σε συστήματα που χρησιμοποιούν διαμόρφωση με πολυπλεξία ορθογώνιων φερουσών (OFDM). Η διαμόρφωση αυτή επιλέχθηκε γιατί υποστηρίζει υψηλούς ρυθμούς δεδομένων στα ασύρματα συστήματα και δείχνει άριστη συμπεριφορά σε κανάλια με επιλεκτική παραμόρφωση στη συχνότητα. Στη συνέχεια μελετώνται αλγόριθμοι επαναληπτικής αποκωδικοποίησης, δίνοντας έμφαση σε ένα ευρέως διαδεδομένο αλγόριθμο, τον Μέγιστο εκ των Υστέρων (MAP). Αναλύονται διεξοδικά τα βήματα του, καθώς και διάφορες τροποποιήσεις – βελτιστοποιήσεις του. Οι επαναληπτικοί αλγόριθμοι αποκωδικοποίησης αποτελούν πλέον ένα πολύ ισχυρό εργαλείο για την αποκωδικοποίηση Forward Error Correction κωδικοποιήσεων με χρήση συνελικτικών κωδικών, προσδίδοντας στα συστήματα αποδόσεις κοντά στο όριο του Shannon. Τέλος, πραγματοποιούνται κατάλληλες υλοποιήσεις που προέκυψαν από το συνδυασμό των εν λόγω αλγορίθμων επαναληπτικής αποκωδικοποίησης με τους χωροχρονικούς κώδικες ανά μπλοκ πάνω σε ένα σύστημα κεραιών με χρήση OFDM. Γίνεται σύγκριση της απόδοσης των συστημάτων αυτών με βάση την αντίστοιχη υλοποίηση του εκάστοτε αλγορίθμου επαναληπτικής αποκωδικοποίησης και μελετούνται σε βάθος διάφορες τροποποιήσεις που μπορούν δεχθούν με κριτήριο τη χαμηλή πολυπλοκότητα υλοποίησης. Για την αξιολόγηση της απόδοσης, γίνεται μία περαιτέρω σύγκριση με χρήση αναπαράστασης σταθερής υποδιαστολής και εξάγονται σειρά συμπερασμάτων από τις πειραματικές μετρήσεις που προέκυψαν. / The use of multiple antennas is an essential issue in telecommunications, nowadays. So, multiple input – multiple output systems (MIMO) has attracted a lot of attention in wireless research. Lately, it has been shown that it can be an improvement in the capacity of wireless communication systems by using antenna diversity, that’s different independent channels between transmitter and receiver. In this thesis, we study coding techniques that exploit space diversity by using space – time codes. Particularly, we focus on space – time block coding (STBC) from the transmitter’s point of view, because of the simplicity of its implementation and the ability to support multiple antennas at the base stations. The analysis is based on the systems that use Orthogonal Frequency Division Multiplexing Systems (OFDM). This technique was chosen because it can support high data rates and it behaves very well in a frequency selective fading channel. Moreover, we study iterative decoding algorithms and we focus on a very well known algorithm, the Maximum A Posteriori (MAP). There, we analyze its steps and its modifications and improvements. The iterative decoding algorithms are a cornerstone on decoding Forward Error Correction codes, such as Convolutional codes, almost reaching the Shannon limit. Finally, there are different kinds of implementations using suitable iterative decoding algorithms in concatenation with space – time block coding with antennas and ODFM. We compare the performance of the corresponding systems and investigate the complexity trying to maintain it in a low level. For a thorough investigation, we also use fixed point arithmetic in these implementations.