Ce travail s'inscrit dans le cadre des études sur les moyens d'accéder à une forme d'intelligence ambiante. Il porte sur la réalisation par impression jet d'encre de composants micro-électronique à base de nanotube de carbone sur substrat souple.Dans un premier temps nous avons travaillé sur la mise au point de la technique d'impression jet d'encre. Des études portant sur l'influence de paramètres sur le profil des motifs imprimés ont été réalisées ( distance intergoutte, température du substrat, tension d'éjection, …). La seconde partie de cette thèse porte sur les moyens de réalisation de fines couches de nanotubes de carbone sur substrat souple. Deux méthodes ont été étudiées plus particulièrement, la méthode de dépôt par filtration/report ainsi que la méthode de dépôt assisté par APTS. La méthode par filtration/report se révèle en particulier prometteuse puisqu'elle permet rapidement d'obtenir une couche de 10 nanotubes/μm² pour une épaisseur d'un nanotube.Finalement les connaissances issues de la première partie ont été mises en application pour réaliser des composants simples par impression tels que lignes coplanaires, antennes, capacités et autre. / This work is part of studies on how to reach a form of ambient intelligence. It focuses on the realization of micro-electronics devices based on carbon nanotube on a flexible substrate and by inkjet printing.In a first part we worked on the development of the inkjet printing technique. Studies on the influence of parameters on the profile of a printed patterns have been performed (drop spacing, substrate temperature, firing voltage, ...).The second part of this thesis focuses on how to achieve thin layers of carbon nanotubes on flexible substrate. Two methods have been studied, the method of deposition by filtering/transfert report and the method of APTS assisted deposition. The filtering/transfert method is proving particularly promising since it allows to quickly obtain a layer of 10 nanotubes/ microns square with a thickness of one nanotube. Finally the knowledge from the first part were used to make simple printed components such as coplanar waveguide, antennas, capacitor and others.

Cette thèse présente et analyse, à température ambiante, plusieurs circuits dédiés à la détection et à la génération de signaux Terahertz en technologies CMOS 65nm bulk et 28 nm FDSOI. Ces travaux présentent la méthodologie de conception de matrices de détecteurs intégrés. La réalisation en technologies CMOS permet d’étudier la faisabilité de ces circuits comme solutions commerciales potentielles pour diverses applications Terahertz. Le domaine Terahertz (300 GHz – 3 THz) présente des caractéristiques très intéressantes permettant de nombreuses applications : l’imagerie médicale non-invasive (détection de cellules cancéreuses, imagerie dentaire, pharmaceutique, etc), la détection de produits chimiques, les portiques de sécurité, l’astronomie, la communication ultra haut débit et bien d’autres encore. Cependant, ce domaine est également connu pour le faible nombre de sources et de détecteurs commerciaux, ce qui a conduit à le surnommer le fossé THz. Les systèmes THz classiques souffrent notamment du faible niveau d’intégration et des coûts de réalisation très importants. Par conséquent, les produits THz actuels sont limités par un très faible nombre de pixels pour produire une image cadencée aux THz. Or, contrairement à l’état de l’art, le développement de circuits THz pour des produits grand public nécessite un haut niveau d’intégration, un débit important, une basse consommation et une utilisation à température ambiante. Les technologies en Silicium utilisées dans la majorité des produits électroniques grand public, sont une solution attirante pour combler ce fossé. Ces travaux de thèse vont de l’analyse théorique à l’optimisation de détecteurs réalisés dans différentes technologies et topologies d’éclairage, jusqu’à la conception d’un imageur vidéo de 1k-pixels, incluant le multiplexage, l’amplification et le traitement du signal. La conception de sources Terahertz basées sur des oscillateurs harmoniques visant à atteindre la plus haute fréquence possible en technologie CMOS est montrée. Les imageurs Terahertz sont aussi discutés dans le contexte de leurs applications correspondantes, bilan de liaison et faisabilité. / This PhD dissertation presents and analyses various room-temperature circuits for Terahertz detection and generation implemented in CMOS 65nm bulk and 28nm FDSOI throughout the course of the thesis. The work discusses the methodology of design and feasibility of fully-integrated focal-plane arrays of detectors in CMOS technologies as potential commercial solutions for various THz applications. The interesting characteristics of the Terahertz portion (300GHz-3THz) of the Electromagnetic spectrum incite plenty of applications ranging from safe and non-invasive medical imaging (cancer detection, dental imaging, pharmaceutical and other), security screening and chemical detection, safety inspection and quality control, astronomy, ultra-high data-rate communications and many others. However, this region of the Electromagnetic spectrum has been dubbed the THz-Gap due to the lack of commercial sources and detectors. Classical THz-systems, therefore, have been explicitly dominated by expensive technologies that suffer from low-integration levels and high operational costs. Consequently, current THz-products have been limited to single or few pixels only with raster-scanning techniques to produce single THz image-frames. Therefore, and contrary to the current state-of-the-art, developing such applications with commercial viability will require portability and high integration-levels, video-rate speeds, low power-consumptions as well as room-temperature operation. Reasonably, Silicon-based technologies that are the core of the vast majority of commercial and high-end electronic products seem to be a tempting solution to bring this THz-Gap. The investigations of this PhD thesis evolve from the theoretical analysis to the optimisation of naked detectors implemented in various technology nodes and illumination topologies, up to the implementation of a 1 k-pixel video imager that includes on-chip signal multiplexing, amplification and processing. Terahertz source design based on 5-push harmonic oscillators is discussed and aimed at attaining the highest frequencies possible in CMOS. Terahertz imaging systems are also discussed in the context of their corresponding applications, link budgets and feasibility.

Les besoins de performance des systèmes sur puce embarqués augmentant sans cesse pour satisfaire des applications de plus en plus complexes, de nouvelles architectures de traitement et de nouveaux paradigmes de calcul sont apparus. L'intégration au sein d'une même puce électronique de plusieurs dizaines, voire centaines d'éléments de calcul a donné naissance aux systèmes sur puce multiprocesseur (MultiProcessor Systems on Chip - MPSoC). Cette évolution permet d'obtenir une puissance de traitement parallèle considérable. Actuellement, les performances de tels systèmes reposent sur le support de communication et d'échange des données entre les blocs de calcul intégrés. La problématique du support de communication est de fournir une bande passante et une adaptabilité élevées, afin de pouvoir bénéficier efficacement du parallélisme potentiel de la puissance de calcul disponible des MPSoC. C'est dans ce contexte du besoin primordial de flexibilité et de bande passante que sont apparus les réseaux embarqués sur puce (Network-on-Chip - NoC) dont l'objectif est de permettre l'interconnexion optimisée d'un grand nombre d'éléments de calcul au sein d'une même puce électronique, tout en assurant l'exigence d'un compromis entre les performances de communication et les ressources d'interconnexion. De plus, l'apparition de la technologie FPGA reconfigurable dynamiquement a ouvert de nouvelles approches permettant aux MPSoC d'adapter leurs constituants en cours de fonctionnement et de répondre aux besoins croissant d'adaptabilité, de flexibilité et de la diversité des ressources des systèmes embarqués. Étant donnée cette évolution de complexité des systèmes électroniques et la diminution de la finesse de gravure, et donc du nombre croissant de transistors au sein d'une même puce, la sensibilité des circuits face aux phénomènes générant des fautes n'a de cesse d'augmenter. Ainsi, dans le but d'obtenir des systèmes sur puces performants et fiables, des techniques de détection, de localisation et de correction d'erreurs doivent être proposées au sein des NoC reconfigurables ou adaptatifs, où la principale difficulté réside dans l'identification et la distinction entre des erreurs réelles et des fonctionnements variables ou adaptatifs des éléments constituants ces types de NoC C'est dans ce contexte que nous proposons de nouveaux mécanismes et solutions architecturales permettant de contrôler le fonctionnement d'un NoC adaptatif supportant les communications d'une structure MPSOC, et afin de d'identifier et localiser avec précision les éléments défaillants d'une telle structure dans le but de les corriger ou de les isoler pour prévenir toutes défaillances du système / The need of performance of embedded Syxtena-on-Chlps (Socs) are increasing constantly to meet the requirements of applications becoming more and more complexes, and new processing architectures and new computing paradigms have emerged. The integration within a single chip of dozens, or hundreds of computing and processing elements has given birth to Mukt1 Pmcesmr Systena-on-Chp (MPSoC) allowing to feature a high level of parallel processing. Nowaday s, the performance of these systems rely on the communication medium between the interconnected processing elements. The problematic of the communication medium to feature a high bandwidth and flexibility is primordial in order to efficiently use the parallel processing capacity of the MPSoC In this context, Network-on-Chlps (NoCs) are developed where the aim is to allow the interconnection of a large number of elements in the same device while maintaining a tradeoff between performance and logical resources. Moreover, the emergence of the partial reconfigurable FPGA technology allows to the MPSoC to adapt their elements during its operation in order to meet the system requirements. Given this increasing complexity of the electronic systems and the shrinking size of the devices, the sensibility of the chip against phenomena generating fault has increased. Thereby, to design efficient and reliable Socs, new error detection and localization techniques must be proposed for the dynamic NoCs where the main difficulty is the identification and the distinction between real errors and adaptive behavior of the NoCs. In this context, we present new mechanisms and architectural solutions allowing to check during the system operation the correctness of dynamic NoCs in order to locate and isolate efficiently the faulty components avoiding a failure of the system

L'histoire du silicium cristallin cSi et de sa forme oxydée (silice aSiO2) est intimement liée au développement des transistors depuis les années 1960. La miniaturisation de ces composants au fil du temps, permettant d'améliorer la puissance des ordinateurs avec une régularité proche de celle prédite par la loi de Moore, nécessite aujourd'hui une compréhension de la physique de ces systèmes à l'échelle nanométrique. Face aux coûts nécessaires pour réaliser des expériences à de si petites échelles, la simulation numérique – et plus particulièrement la dynamique moléculaire (MD) est un outil de premier choix. Nous appliquons ainsi, dans ce mémoire de thèse, la MD classique au cas des transistors silicium-sur-isolant (SOI), afin de déterminer la résistance thermique de l'interface cSi-aSiO2, qui peut se révéler être un facteur limitatif de la dissipation thermique dans les transistors ultrafins. Après avoir exposé le principe de la MD classique (chapitre 1) et présenté des pistes pour optimiser la recherche des voisins (chapitre 2), nous proposons dans le chapitre 3 les étapes que nous avons suivies pour former nos systèmes silicium-silice, ainsi qu'une manière de caractériser l'interface pour de tels systèmes. Enfin, dans le chapitre 4, nous développons une méthode – l'approach-to-equilibrium molecular dynamics (AEMD) –, qui nous permet d'obtenir une valeur de la résistance pour l'interface cSi-aSiO2 estimée à 3,6.10-10 m2.K.W-1. / Since the 60s, the history of crystalline silicon cSi and its oxyde (silica, aSiO2) is driven by the emergence of the new transistors. The miniaturization of these technologies, which enabled an increase in computers performances closely related to the Moore law, implies nowadays a nanometric scale comprehension of the physics in these systems. Because of the important costs of nanoscale experiments, numerical simulations and especially molecular dynamics (MD) are often used as a first-choice tool to investigate this kind of problems. In this thesis, we also apply classical MD to the case of silicon-on-insulator (SOI) transistors in order to determine the Kapitza resistance of a cSi-aSiO2 interface, which could be a source of slowdown for the thermal dissipation in ultra thin body and box (UTB²) transistors. We first expose the principle of classical MD (chapter 1) and show some ideas to optimize the neighbour search algorithms (chapter 2). In chapter 3 we explain the steps to form our silicon-silica systems and propose a way to characterize the interface. Finally, in chapter 4 we develop a method – called approach-to-equilibrium molecular dynamics (AEMD) – which allows us to estimate the value of the interfacial resistance interface to be 3.6*10-10 m2.K.W-1.

Σε ένα διάκενο που αποτελείται από ένα ηλεκτρόδιο υψηλής τάσεως πλαισιωμένο από έναν αριθμό γειωμένων αγωγών, η κατάληξη μίας εκκένωσης σε ένα συγκεκριμένο σημείο έχει μια στοχαστική εξάρτηση από τη γενική διαμόρφωση του ηλεκτρικού πεδίου που επικρατεί στο διάκενο. Η λέξη «στοχαστική» έχει την έννοια ότι πρακτικά οποιοδήποτε γειωμένο σημείο μέσα στο διάκενο κατέχει μία πιθανότητα να δεχθεί την εκκένωση, αλλά αυτή η πιθανότητα μπορεί να είναι διαφορετική για τα διάφορα σημεία. Επιπλέον, αν το διάκενο αποτελείται από περισσότερα από ένα διηλεκτρικά, το σημείο κατάληξης της εκκένωσης, όπως και οι παράμετροι της διάσπασης, επηρεάζονται από την παρουσία και τα ηλεκτρικά και γεωμετρικά χαρακτηριστικά των διηλεκτρικών αυτών. Σε ένα απλό διάκενο ακίδας-πλάκας με αέρα, τα σημεία κατάληξης όλων των εκκενώσεων είναι συγκεντρωμένα γύρω από το ίχνος του άξονα της ακίδας, που είναι η θέση της μέγιστης πιθανότητας. Η πιθανότητα μία εκκένωση να καταλήξει σε μία συγκεκριμένη θέση του επιπέδου, διαφορετική από τον άξονα της εκκένωσης, μειώνεται όσο μεγαλώνει η απόσταση της θέσης αυτής από τον άξονα. Αν ένας γειωμένος αγωγός εισαχθεί στο διάκενο, όπως για παράδειγμα ένας ή περισσότεροι γειωμένοι αγωγοί παράλληλα στο επίπεδο (σχήμα 1), η πιθανότητα μία εκκένωση να καταλήξει, είτε στα σύρματα είτε στο επίπεδο, εξαρτάται από τη συγκεκριμένη θέση των καλωδίων. Σκοπός της παρούσας εργασίας είναι να καθορίσει: α) τη συνδυασμένη επίδραση διαφόρων παραγόντων στην πιθανότητα μια εκκένωση να καταλήξει σε γειωμένους αγωγούς, τοποθετημένους σε ένα διάκενο ακίδας-πλάκας, β) την επίδραση των παραγόντων αυτών στα χαρακτηριστικά της διάσπασης, από τα οποία το σημαντικότερο είναι η τάση διάσπασης και γ) την μορφή του ηλεκτρικού πεδίου που δημιουργείται μεταξύ ακίδας-πλάκας καθώς και την επίδραση των παραπάνω παραγόντων σε αυτό. . Πιο συγκεκριμένα στη μελέτη που έγινε η απόσταση των γειωμένων συρμάτων από το πλέγμα ήταν d2=2,5 cm και μελετήθηκε η επίδραση της πυκνότητας του πλέγματος (χρησιμοποιήθηκαν 7 διαφορετικά πλέγματα και λαμαρίνα) και της απόστασης των συρμάτων α cm. Τα δεδομένα που προέκυψαν από την πειραματική διαδικασία, δηλαδή η τιμή της τάσης διάσπασης σε κάθε περίπτωση, κανονικοποιήθηκαν με τους συντελεστές διόρθωσης υγρασίας και πυκνότητας του αέρα, έγινε δηλαδή αναγωγή των τιμών σε κανονικές συνθήκες. Έπειτα γραφικά προέκυψε μία πρώτη προσέγγιση της τιμής της τάσεως U50% και της διασποράς σ. Χρησιμοποιήσαμε ένα πρόγραμμα σε γλώσσα προγραμματισμού C, το οποίο υλοποιούσε τη μέθοδο της μέγιστης πιθανοφάνειας, προκειμένου να προκύψει με μεγαλύτερη ακρίβεια η τιμή της τάσης διάσπασης U50%, η διασπορά σ και τα όρια αξιοπιστίας τους. Σαν αρχικές τιμές των U50% και σ, χρησιμοποιήθηκαν αυτές που προέκυψαν από τη γραφική εκτίμηση. Τέλος, οι τελικές τιμές της τάσης διάσπασης, καθώς και οι τιμές της ικανότητας σύλληψης των γειωμένων συρμάτων, δηλαδή η πιθανότητα οι εκκενώσεις να καταλήξουν σε αυτά, ομαδοποιήθηκαν και προέκυψαν τα τελικά διαγράμματα. Η εργασία ολοκληρώθηκε με παρατηρήσεις σχετικά με τη συμπεριφορά της τάσης διάσπασης και της ικανότητας σύλληψης των γειωμένων συρμάτων και έγινε μια προσπάθεια αιτιολόγησής. / -

- / -

Ο σχεδιασμός καινοτόμων νανοδομημένων μεμβρανών αποτελεί μία πολλά υποσχόμενη λύση για την αποτελεσματική και χαμηλού κόστους επεξεργασία των λυμάτων. Συνεπώς, η επιλογή των κατάλληλων υλικών και η βελτιστοποίηση των ιδιοτήτων διαπερατότητας τους αποτελούν βασικά ζητήματα. Οι νανοσωλήνες άνθρακα αποτελούν μία πολύ ελκυστική επιλογή λόγω της ικανότητας απόρριψης οργανικών ρύπων χαμηλού μοριακού βάρους. Γι’ αυτό το λόγο, η διεξαγωγή μοριακών προσομοιώσεων είναι πολύ σημαντική, όσον αναφορά τη μελέτη της ρόφησης και της μεταφοράς των μορίων αυτών, έτσι ώστε να επιτευχθεί καλύτερος σχεδιασμός των υλικών. Στην παρούσα εργασία μελετήθηκε η αυτό-οργάνωση και η διάχυση μορίων χαμηλού μοριακού βάρους εντός νανοσωλήνων άνθρακα σε σχέση με τη διάμετρο των πόρων του. Αρχικά, με τη βοήθεια ενός ατομιστικού αλγορίθμου Monte Carlo, κατέστη δυνατή η μελέτη της ρόφησης και της δομής των μορίων νερού εντός των νανοσωλήνων άνθρακα, σε συνάρτηση με τη διάμετρο τους, ενώ ο αλγόριθμος μπορεί να επεκταθεί έτσι ώστε να μελετηθεί η αυτό-οργάνωση και άλλων μικρών μορίων. Στην περίπτωση μας, παρατηρήθηκε ισχυρή εξάρτηση της δομής του εγκλεισμένου νερού από τη διάμετρο των υδροφοβικών νανοπόρων. Ο δεύτερος ατομιστικός αλγόριθμος που αναπτύχθηκε βασίζεται στη μέθοδο της Μοριακής Δυναμικής (MD) και μας επιτρέπει να υπολογίσουμε τις δυναμικές ιδιότητες των μορίων που ροφώνται εντός του νανοσωλήνα άνθρακα, ως συνάρτηση πάλι της διαμέτρου του. Η εφαρμογή και των δύο αλγορίθμων (MC και MD) είναι πολύ σημαντική, καθώς αρχικά με την υλοποίηση του αλγόριθμου Monte Carlo (MC), χρησιμοποιώντας μια σειρά από δραστικές κινήσεις, μπορούν να μελετηθούν οι δομικές ιδιότητες του συστήματος που μας ενδιαφέρει. Στη συνέχεια, μπορούν να πραγματοποιηθούν προσομοιώσεις MD χρησιμοποιώντας ως αρχική απεικόνιση μία διαμόρφωση από το MC η οποία θα βρίσκεται σε κατάσταση θερμοδυναμικής ισορροπίας. Το γεγονός αυτό καθίσταται πολύ σημαντικό για αρκετά μεγάλα μόρια, των οποίων η προσομοίωση MD απαιτεί τεράστιο υπολογιστικό χρόνο, καθώς η ρόφηση εντός των νανοσωλήνων άνθρακα μπορεί να είναι αρκετά χρονοβόρα. Αντίθετα για μικρά μόρια, οι προσομοιώσεις Μοριακής Δυναμικής μπορούν να προβλέψουν αξιόπιστα τα χαρακτηριστικά της ρόφησης σε εύλογο χρονικό υπολογιστικό διάστημα. Μέχρι τώρα, έχουν υλοποιηθεί προσομοιώσεις MD για να προβλεφθεί η αυτό-οργάνωση και η υδροδυναμική συμπεριφορά όχι μόνο του νερού αλλά και άλλων μορίων (όπως η τυροσόλη, το βανιλλικό οξύ και το π-κουμαρικό οξύ) για πολυθρονικούς μονοφλοιικούς νανοσωλήνες άνθρακα, με τα αποτελέσματα να εμφανίζουν μεγάλη εξάρτηση από τη διάμετρο των πόρων των νανοσωλήνων. / The rejection of organic pollutants with low molecular weight, as well as the membrane fouling, should be considered fundamental aspects for the design of innovative nanostructured membranes for waste water treatment. The selection of the appropriate materials for the manufacturing of new membranes and the optimization of their permeability properties constitute key issues that one has to address for new, improved, and integrated separation processes. Carbon nanotubes (CNTs) exhibit the unique capability to reject low molecular weight solutes which renders them a very attractive alternative to conventional separation membranes. Their ability to transport or store fluids, particularly aqueous solutions at the nanoscale is a key parameter that one has to explore in terms of science and technological aspect. Therefore, a thorough understanding of the molecular distribution and the transport mechanisms of small molecules within CNTs is essential. Molecular simulations have proven to be a versatile tool for studying fluid characteristics within CNTs. In the present study, we have carried out detailed atomistic Grand Canonical μVT Monte Carlo (GCMC) and Molecular dynamics (MD) simulations of low-molecular weight compounds inside smooth single-wall carbon nanotubes (SWNTs) and studied their structural and dynamic properties as a function of the CNT diameter. The GCMC code is capable of probing the CNT loading of water molecules and their self-organization inside the tube as a function of its diameter, while the MD algorithm allowed us to compute also the dynamics of the absorbed molecules inside the CNT, again as a function of its diameter. For the case of water molecules, the results for the thermodynamic and structural properties obtained by both methods (Grand canonical MC and MD) were identical and demonstrated a highly ordered, hydrogen-bonded structure which depends strongly on the diameter of the nanotube. Ideally, the two methods should be used in a hierarchical way: first, with the help of the MC algorithm, and by making use of a set of drastic MC moves, one can study the nano-sorption properties of the compound of interest for a given CNT diameter. Then, MD simulations can be carried out using as initial configuration one obtained from the MC runs at the state of thermodynamic equilibrium. This is very important for rather large molecules whose sorption inside CNTs with a rather small diameter might take too long to complete in a brute-force MD simulation because it might require times longer than the few microseconds that can be accessed today on the most powerful supercomputers. But for small compounds, the MD simulations can reliably predict their nano-soprtion characteristics within reasonable CPU time. Therefore, MD simulations were employed to compute the sorption and structural properties not only of water but also of other molecules (such as hexane, decane, tyrosol, and vanilic acid) in arm-chair CNTs with several diameters. All of the results have been found to depend strongly on the diameter of the nanotube.

Les progrès dans le domaine des semi-conducteurs ont permis la miniaturisation des puces et l’extension considérable de leurs capacités de calcul et de mémorisation. Cela s’est accompagné d’un accroissement très important du volume des données échangées à l’intérieur de ces puces, limitant les performances au débit de données dans la puce. Ainsi, les concepteurs ont proposé le réseau sur puce (ou NoC : Network-on-Chip) afin de répondre à ces besoins. Cependant, l’accroissement du trafic permis par ce réseau se traduit par une consommation énergétique plus importante engendrant une hausse de la température et une diminution de la fiabilité de la puce. L’élaboration de techniques d’optimisation de l’énergie du NoC est alors nécessaire. La première partie de cette thèse est consacrée à l’étude de la modélisation des NoCs afin d’estimer leur consommation et d’identifier les composants les plus consommateurs. Ainsi, la première contribution de cette thèse a été d’améliorer la modélisation du NoC en modifiant le modèle d’interconnexions d’un simulateur de NoC existant (Noxim), pour le rendre bit-près (Noxim-XT), et ainsi permettre au simulateur d’incorporer un modèle d’interconnexions considérant les effets du crosstalk, phénomène physique faisant varier leur consommation d’énergie. La seconde partie de la thèse traite de l’optimisation de la consommation d’énergie du NoC. Ainsi, la recherche d’optimisation s’est orientée vers la réduction d’énergie des liens étant donné leur importante contribution énergétique dans la consommation d’énergie dynamique du réseau. De plus, la part de l’énergie dynamique tend à augmenter avec l’évolution de la technologie. Nous avons proposé à l’issue de cette étude deux techniques d’optimisation pour les interconnexions du NoC. Ces deux optimisations proposent des compromis énergie / latence différents et une extension possible de ces travaux pourrait être la mise en oeuvre de la sélection de l’optimisation selon les besoins de l’application en cours. / Thanks to the technology’s shrinking, a considerable amount of memory and computing capacity can be embedded into a single chip. This improvement leads to an important increase of the bandwidth requirements, that becomes the bottleneck of chip performances in terms of computational power. Thus, designers proposed the Network-on-Chip (NoC) as an answer to this bandwidth challenge. However, the on-chip traffic growth allowed by the NoC causes a significant rise of the chip energy consumption, which leads to a temperature increase and a reliability reduction of the chip. The development of energy optimization techniques for NoC becomes necessary.The first part of this thesis is devoted to the study of NoCs power models in order to estimate accurately the consumption of each component. Then, we can identify which ones are the most power consuming. Hence, the first contribution of this thesis has been to improve the NoC power model by replacing the lilnk power model in a NoC simulator (Noxim) by a bit-accurate one (Noxim-XT). In this way, the simulator is able to consider Crosstalk effects, a physical phenomenon that increases links energy consumption. The second part of the thesis deals with NoC energy optimization techniques. Thus, our research of optimization techniques is focused on inter-router links since their energy contribution regarding the NoC dynamic energy is significant and the dynamic energy tends to stay prominent with the shrinking technology. We proposed two optimization techniques from the study of NoC links optimizations. These two techniques present different energy / latency compromises and a possible extension of this work could be the development of a transmission strategy in order to select the right technique according to the application requirements.

Ce travail de thèse est consacré au développement de mécanismes pratiques pour le guidage de chaleur dans des nanostructures de silicium de faible dimension. Les applications vont du domaine de la gestion thermique des circuits intégrés aux technologies et matériaux thermoélectriques émergents à base de Si, dans lesquels le guidage thermique de la chaleur peut jouer un rôle important. L'objectif est d'étudier expérimentalement la faisabilité d'une anisotropie de conductivité thermique (κ) dans le plan, induite artificiellement, des membranes nanostructurées en Si. En combinant la thermométrie Raman, la modélisation optique et la modélisation par éléments finis (FEM), il a été possible de mesurer le gradient thermique, la conductance de la membrane et de déterminer les conductivités thermiques effectives. Cette expérience confirme la possibilité d’induire artificiellement une anisotropie élevée de κ dans des membranes en silicium. Un modèle FEM paramétré conçu à dessein a démontré la mise en œuvre possible des effets anisotropes induits dans le domaine de la gestion thermique des circuits intégrés. / This thesis work is devoted to the development of practical mechanisms for the heat guiding in silicon low-dimensional nanostructures. The motivation comes from both the field of IC thermal management and emerging technology of Si-based thermoelectric devices, where directional heat guiding can play an important role. A series of micrometre-sized thermal characterisation platforms was designed and fabricated. The objective is to study experimentally the feasibility of artificially-induced in-plane anisotropy of effective thermal conductivity (κ) in Si nanopatterned membranes. By the combined use of micro Raman Thermometry, Rigorous Coupled Wave Analysis and Finite Element Modelling (FEM) it was possible to measure the thermal gradient, membrane conductance and determine effective thermal conductivities. This experiment confirms the possibility to induce artificially high anisotropy of κ in Si phononic membranes. Finally, purposefully designed parameterized FEM model demonstrated the possible implementation of the induced anisotropic effects in the area of IC thermal-management.

Les transistors à base de nitrure de gallium (GaN) ont, de par leurs propriétés physiques, des performances inégalables par les technologies classiques à base de silicium pour l’amplification de puissance hyperfréquence. Cependant, cette technologie souffre d’effets mémoires basses fréquences inhérents aux défauts présents dans la structure du transistor : les effets de pièges. La première partie de cette thèse vise à caractériser et modéliser les effets de pièges. La séparation des effets de pièges ayant des constantes de temps courtes (quelques ms) à ceux ayant des constantes de temps longues (quelques s) a été montrée à travers des mesures I-V impulsionnelles spécifiques. Un nouveau modèle électrique, basé sur la physique, a été développé au sein d’un simulateur CAO pour prendre en compte les effets de pièges lents. Ce modèle, une fois greffé à un modèle de transistor GaN déjà existant, est validé par comparaison avec des mesures en régime grand signal. La deuxième partie de cette thèse traite la conception d’une architecture d’amplificateur reconfigurable en fréquence et en puissance pour une application E/R aéroportée. Un démonstrateur a été réalisé avec des transistors GaN sur circuit imprimé à 10 GHz. Les mesures grand signal de cet amplificateur ont démontré la reconfigurabilité de l’architecture d’amplificateur équilibré à charge modulée (LMBA). Par ailleurs, deux amplificateurs de puissance GaN ont été conçus pour servir de briques de base à une version intégrée (MMIC) de l’architecture bi-mode : un forte puissance bande X (employant un combineur de puissance innovant) et un moyenne puissance bande C à X. / GaN based High Electron Mobility Transistors (HEMT) present outstanding performances for microwave power amplification with respect to their silicon-based counterparts. However, this technology still suffers from low frequency memory effects originated from defaults in the structure, the so-called trapping effects. First part of this thesis aims to characterize and model the trapping effects. It has been shown that the slow-rate trapping effects could be separated from the fast-rate ones, by carrying specific pulsed I-V measurements. Consequently, a new, physic based, electrical model has been developed in order to take into account the slow traps. This model, added into an already existing GaN CAD model, has been validated through large signal measurements. Secondly, the thesis goal is to design a reconfigurable power amplifier architecture between a high power X band mode and a medium power C to X band mode for airborne T/R modules. A 10 GHz, encapsulated GaN transistors based PCB demonstrator has been realized in order to demonstrate both the power and the frequency bandwidth reconfigurability of the Load Modulated Balanced Amplifier (LMBA) architecture. Moreover, two GaN integrated power amplifiers have been designed in order to be reused in a full MMIC version of the architecture.