Ingeniero Civil Eléctrico / Con la motivación para que el lector pueda tener una idea clara de como funciona en general el TKIP, el capítulo 2 se centra en explicar los procesos por el cual se tiene que pasar para lograr amplificación, dividiendo la explicación en tres partes: Onda viajera (Travelling-wave), inductancia cinética (Kinetic inductance) y paramétrico(parametric). Se describe en detalle cada proceso y la teoría necesaria para entender cada etapa. Para el propósito de darle al lector un mejor entendimiento del dispositivo, se empezará a explicar desde la parte 3 hasta la 1. La parte paramétrica o Parametric explica los conceptos de Four-Wave-Mixing. Se explican las relaciones que gobiernan la amplificación y cuales son sus condiciones. Se concluye que una condición fundamental es realizar el efecto en un sistema no lineal. La etapa Kinetic Inductance o inductancia cinética, se centra la teoría BSC para explicar los efectos principales que se necesitan para entender este tipo de aplicaciones. Se dan algunos ejemplos que enlazan esta teoría con los amplificadores paramétricos (paramp). En la tercera parte Travelling-wave u Onda viajera explican el fenómeno de dispersión. Se mencionan fenómenos que se observen en la vida cotidiana, para luego indicar la importancia de este en el proceso de amplificación. Finalmente se concluye cuales son los requerimientos para lograr la dispersión deseada y de que forma se pueden cumplir. Además de estos procesos, se tiene uno adicional que consiste en el diseño de una línea microstrip invertida utilizando un material superconductor, para ello primero se replican distintos resultados de artículos relacionados, para luego obtener una microstrip para distintas permitividades relativas y tangentes de pérdidas. Finalmente se obtienen las medidas necesarias para obtener una impedancia característica de 50 Ohm del modelo mencionado. En en capítulo 3 Implementación se combina la teoría con simulaciones, expresando la relación de dispersión ideal para un problema general y comparándola con diseños específicos. Además se detallará los resultados de la amplificación obtenida por cada filtro. Finalmente se mencionan las dificultades que llevaron a cada proceso, describiendo su posterior solución.

Tese (doutorado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2015. / Submitted by Tania Milca Carvalho Malheiros (tania@bce.unb.br) on 2015-11-25T14:15:51Z No. of bitstreams: 1 2015_HeiderMarconiGuedesMadureira.pdf: 5121422 bytes, checksum: c46aa43235067724c36f180036a158a7 (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2016-01-15T20:12:43Z (GMT) No. of bitstreams: 1 2015_HeiderMarconiGuedesMadureira.pdf: 5121422 bytes, checksum: c46aa43235067724c36f180036a158a7 (MD5) / Made available in DSpace on 2016-01-15T20:12:43Z (GMT). No. of bitstreams: 1 2015_HeiderMarconiGuedesMadureira.pdf: 5121422 bytes, checksum: c46aa43235067724c36f180036a158a7 (MD5) / This work presents the study, design and measurement of RF circuits aiming communication applications. The need for flexible and reconfigurable RF hardware leads to the need of alternative transmitter architectures. In the center of this innovative architecture, there is the power oscillator. This circuit is composed of a power amplifier in a positive feedback loop so it oscillates. As the circuit under study is mainly composed of a power amplifier, a study on power amplifier is mandatory. Modern CMOS technologies impose difficulties in the efficient RF generation due to low breakdown voltages. In order to reduce the voltage stress on the transistors, waveform-engineering techniques are used leading to the use of class EF2. The design and measurement of a class EF2 power amplifier and power oscillator are shown. The circuits were implemented in standard STMicroelectronics 0.13um CMOS. Correct behavior for the circuits was obtained in measurement, leading to a first implementation of class EF2 in RF frequencies. From a system perspective, the proposed architecture is shown to be flexible and able to generate different modulations without change in the hardware. Reconfigurability is shown not only in modulation but also in output power level. The limitations of this architecture are discussed and some mathematical modeling is presented. / Dans lère des systèmes de communication multi-standards, le besoin des circuits en radio fréquence (RF) flexibles et réconfigurables pousse l’industrie et l’academie à la recherche d’architectures alternatives d’émetteurs et récepteurs RF. Dans cette thèse, nous nous intéréssons aux émetteurs RF fléxibles. Nous présentons une architecture basée sur l’utilisation d’un oscillateur de puissance composé dt’un amplificateur de puissance dans une boucle de rétroaction positive. Pour des raisons de compatibilité avec des circuit numériques et dans le but de minimiser les coûts de fabrication, nous avons choisi la technologie CMOS. Ce choix impose des difficultés de concéption de circuits en RF à cause des faibles tensions de claquage. Cette contrainte de concéption nous a motivé à choisir la classe EF2 pour l’amplificateur de puissance afin de réduire le stress de tension sur les transistors. Nous présentons la concéption de cet amplificateur de puissance de classe EF2 ainsi que l’oscilateur de puissance. Nous validons cette architecture avec une implémentation en technologie CMOS 0.13um de STMicroelectronics. Nous démontrons le bon comportement par mesure et tests du circuit fabriqué. Ce circuit répond aux contraintes de fléxibilité de modulation et de puissance de sortie pouvant donc être utilisée pour différents standards de communications. Les limitations inhérentes de cette architecture sont discutées et une modélisation mathématique est présentée.

Tese (doutorado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2013. / Submitted by Alaíde Gonçalves dos Santos (alaide@unb.br) on 2014-01-30T12:15:27Z No. of bitstreams: 1 2013_MarcosLajovicCarneiro.pdf: 9569833 bytes, checksum: d5a887ec15c4c2ecec643bcbe8f39b27 (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2014-02-25T14:06:29Z (GMT) No. of bitstreams: 1 2013_MarcosLajovicCarneiro.pdf: 9569833 bytes, checksum: d5a887ec15c4c2ecec643bcbe8f39b27 (MD5) / Made available in DSpace on 2014-02-25T14:06:29Z (GMT). No. of bitstreams: 1 2013_MarcosLajovicCarneiro.pdf: 9569833 bytes, checksum: d5a887ec15c4c2ecec643bcbe8f39b27 (MD5) / Os sinais dos novos padrões de comunicação (LTE/LTE-Advanced) apresentam uma elevada diferença entre o pico e a média de sua potência (PAPR), sendo inadequados para o uso com os amplificadores de potência convencionais por apresentarem eficiência máxima apenas quando trabalham com sua potência máxima. Os novos sinais, na maior parte do tempo, demandam médias e baixas potências, concentrando a operação dos amplificadores de potência em uma região de baixa eficiência, o que provoca excessiva dissipação de energia em forma de calor e redução do tempo da bateria. Os amplificadores de potência Doherty por apresentarem uma eficiência constante por uma larga faixa de potências representam uma solução favorável para o problema da PAPR. Devido à tendência atual de redução dos dispositivos e integração completa da cadeia de RF em um único chip, decidiu-se implementar esse amplificador de potência na tecnologia CMOS 65nm por ela já ser adequada à implementação de circuitos digitais, o que permite a integração de um sistema completo. Este trabalho apresenta a metodologia de projeto e medições de um amplificador de potência Doherty totalmente integrado em tecnologia CMOS 65nm com desempenho de eficiência de potência adicionada (PAE) constante ao longo de uma retração de potência de 7dB. Medidas feitas de 2.4GHz à 2.6GHz mostram o desempenho constante de PAE começando no nível de 20% até 24%, com uma potência máxima de 23,4dBm. O circuito é totalmente descrito com todos os valores de componentes e detalhes de leiaute para posterior reprodução. As curvas que mostram o efeito de modulação ativa de carga, as correntes dos sub-amplificadores e o comportamento constante de PAE demonstram a implementação de um autêntico amplificador de potência Doherty. O circuito foi projetado com atenção especial para o baixo custo, utiliza apenas componentes discretos, cada sub-amplificador possui topologia cascode de saída simples e suas redes de entrada/saída são otimizadas para economizar área de chip e produzir um desempenho constante de PAE. _______________________________________________________________________________________ ABSTRACT / The signals of the new communication standards (LTE / LTE-Advanced) show a great difference between the peak and its average power (PAPR) being unsuitable for use with conventional power amplifiers because they present maximum efficiency only when working with maximum power. These signals demands low and medium power for most part of the time, which concentrates the operation of power amplifiers in a region of low efficiency, resulting in excessive heat dissipation and reduction of battery time. Doherty power amplifiers for presenting a constant efficiency for a wide power range represent a favorable solution to this problem. Given the current trend of reducing devices and full integration of RF chain on a single chip, it was decided to implement this power amplifier in 65nm CMOS technology due to its performance for digital circuits, allowing the integration of a whole system. This work presents the design methodology and measurements results of a fully integrated Doherty Power Amplifier in 65 nm CMOS technology with constant PAE over a 7 dB backoff. Measurements from 2.4 GHz to 2.6 GHz show constant PAE performance starting in 20% level up to 24% with a maximum output power of 23.4 dBm. The circuit is fully described with all components values and layout details for further reproduction. Curves showing the active load-pull effect, sub-amplifiers behavior and constant PAE prove that it is a genuine Doherty Power Amplifier. The circuit was designed with special attention to low cost, it is composed by only lumped components, each sub-amplifier has single-ended cascode topology and their input/output networks are optimized to save die area and to produce a constant PAE. _______________________________________________________________________________________ RESUMÉ / L’amplificateur de puissance (PA) est l’élément qui consomme le plus d’énergie dans les architectures d’émission-réception RF des terminaux mobiles. Les PAs conventionnels ont un rendement maximum seulement au niveau de puissance maximum, tandis que pour des niveaux de puissance plus bas, le rendement des PAs est très faible. Or les nouveaux standards de communications à haut débit (4G/LTE advanced) utilisent des modulations à enveloppe non-constante. Ainsi, le rapport entre la puissance maximum et la puissance moyenne du signal (PAPR – Peak to Average Power Ratio) est élevé. C’est le cas également pour l’OFDM qui possède un fort PAPR avec les porteuses multiples. Ainsi, lorsqu’un signal a un fort PAPR, cela signifie que le rendement moyen du PA utilisé est faible. La conséquence directe est la rapide décharge des batteries des terminaux mobiles. L’Amplificateur de Puissance Doherty (APD) est une technique connue d'amélioration du rendement. Cette technique permet d’augmenter le rendement moyen des amplificateurs en améliorant le rendement aux faibles niveaux de puissance, tout en maintenant le rendement maximum sur une plus grande plage de puissance de sortie. Cette technique est bien adaptée pour résoudre le problème de rendement pour les signaux à forts PAPR. De nombreux travaux proposent des solutions intégrées des APD dans une technologie à faible coût, mais au détriment du maintien d’un rendement à puissance ajoutée (Power Added-Efficiency, PAE) constant sur une grande plage de puissance. Nos travaux de recherche proposent un APD totalement intégré en technologie 65nm CMOS de STMicroelectronics à 2,535 GHz avec une PAE constante sur une plage de recul en puissance de sortie de 8 dB. Pour la conception de cet amplificateur, nous avons utilisé sept niveaux de métaux sur les dix couches de métaux de la technologie, les capacités sont de type MOM afin de respecter des contraintes faible coût. Le principe de l’APD est d’utiliser l’effet connu sous le nom de « load-pull actif » : une charge vue par une source de courant peut être modifiée par l’application d’un courant provenant d’une deuxième source. Pour atteindre cet objectif, l’architecture Doherty utilise deux amplificateurs de classes différentes en parallèle. Le PA principal (classiquement polarisé en classe B ou AB) fonctionne pour tous les niveaux de puissance et le PA auxiliaire (classiquement en classe C) ne fonctionne que pour les niveaux de puissance moyens et forts. L’augmentation de rendement s’explique par la transformation d’impédance de drain du PA principal, à cause de la combinaison de deux facteurs en même temps, la charge inversée vue par la ligne de transmission d’un quart d’onde et le courant du PA auxiliaire qui augmente. En effet, lorsque le courant du PA auxiliaire augmente, l’impédance vue par le PA principal se réduit. L’APD a été conçu avec les transistors à drain étendu haute tension pour soutenir une grande excursion de tension et produire des niveaux de puissance de sortie plus élevés. Les limites de Vdd et Vgs du transistor sont de 2.75V et de 5.5V, respectivement. Chaque sous-amplificateur a été conçu avec une topologie cascode pour donner au PA une meilleure isolation vis-à-vis des effets de désadaptation d’impédances entre la sortie et l’entrée. De plus, cette topologie permet d’avoir une plus grande tension d’alimentation Vdd par rapport à la topologie source commune. Les deux amplificateurs, principal et auxiliaire, ne sont cependant pas identiques. En effet, les dimensions des transistors dépendent du courant traversant chaque amplificateur. Ainsi, le transistor grille commune du PA principal est constitué de 28 transistors en parallèle, tandis que le transistor source commune du PA principal est composé de 26 transistors en parallèle. Pour le PA auxiliaire, le transistor grille commune est composé de 26 transistors en parallèle et son transistor source commune est composé de 14 transistors en parallèle. Chaque sous-amplificateur a été conçu et optimisé individuellement en prenant en compte les réseaux d'adaptation, l’inductance d’arrêt, les impédances d'entrée prévues par le diviseur de puissance et l’impédance de sortie prévue pour avoir l’effet loadpull actif de l’APD. Tout au long du travail de conception, les performances des deux PAs ont été tracées sur le même graphique pour équilibrer correctement le point de compression de chacun. Les courbes de PAE de chacun ont été optimisées dans le but de produire un APD avec une PAE constante sur une large gamme de puissance. Après la connexion des sous-amplificateurs dans le même schéma électrique, les lignes de transmission à éléments localisés ont été ajoutées, puis la topologie a été ré-optimisée pour réduire le nombre d'inductances et ainsi réduire l’espace utilisé dans la puce. À l'entrée, le diviseur de Wilkinson, la ligne de transmission déphasage et les réseaux d’adaptation d’entrée des PAs principal et auxiliaire ont été fusionnés et optimisés. À la sortie de l’APD, les réseaux d’adaptation de sortie des deux PAs et la ligne de transmission d’inversion de charge ont aussi été fusionnés et optimisés. Pour atteindre l'objectif d’avoir une PAE constante, une méthodologie d'optimisation séquentielle a été appliquée pour bien équilibrer tous les éléments dans le schéma de l’APD en respectant toutes les limites de tensions des transistors. Le circuit a été implémenté dans une surface de 1,72x1,68mm². Il a été conçu pour être mesuré avec des sondes directement positionnées sur les trois différents types de plots. Ce travail présente la méthodologie de conception et des résultats de mesure d'un amplificateur de puissance Doherty entièrement intégré dans la technologie 65 nm CMOS avec une PAE constante sur 7 dB de plage de puissance. Les mesures de 2,4 GHz à 2,6 GHz montrent des performances constantes en PAE de 20% jusqu'à 24% avec une puissance de sortie maximale de 23,4 dBm. Le circuit est entièrement décrit avec les valeurs des composants et les détails de layout pour permettre sa reproduction. Ce travail montre l'effet de modulation active de charge, le comportement en courant des sous-amplificateurs et la performance constante en PAE, ce qui démontre l’implémentation d’un véritable amplificateur de puissance Doherty. Le circuit est composé uniquement d'éléments localisés, et les réseaux d’entrée et de sortie sont optimisés pour réduire la taille de la puce et pour produire une PAE constante. L’amplificateur de puissance Doherty présenté est le premier APD totalement intégré en technologie 65 nm CMOS avec une PAE constante sur une large gamme de puissance. Il respecte de ce point de vue la théorie de Doherty. La comparaison avec un amplificateur de puissance classique polarisé en classe AB montre une amélioration de la PAE pour les niveaux de faible et moyenne puissance, permettant ainsi d’augmenter nettement le rendement moyen de l’amplificateur. Aucun autre APD publié ne présentait ce type de caractéristique en rendement dans cette technologie. La technologie 65nm CMOS est généralement plus appropriée pour les applications numériques, par conséquent, l’utilisation de cette technologie s'inscrit dans la tendance actuelle du développement d’un système complet sur une seule puce, où les étages numérique et analogique sont intégrés sur la même puce silicium.

Orientador: Evandro Conforti / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-04T00:32:53Z (GMT). No. of bitstreams: 1 Cavalcante_AndreLuizRayol_M.pdf: 1427451 bytes, checksum: 18e16715700a907173da1ce04256a76e (MD5) Previous issue date: 2004 / Resumo: A implementação das futuras redes ópticas de alto desempenho depende do processamento do sinal no domínio óptico. Muitos subsistemas têm sido desenvolvidos no intuito de tornar o processamento óptico uma realidade. O conversor de comprimento de onda promete agregar muitas facilidades e maior fleexibilidade a estas redes. Apresenta-se, nesta dissertação, um conversor de comprimento de onda via modulação cruzada de ganho baseado em amplificador óptico a semicondutor (SOA). Seu princípio de funcionamento é demonstrado e possíveis melhorias em seu desempenho são indicadas / Abstract: All optical networks promise high performance with large capacity. In order to achieve this, all optical processing is required. Wavelength converters can offer many ways to carry out processing functions. A wavelength converter, based on cross gain modulation by semiconductor optical amplifier, is presented. Limitations and advantages are analyzed. Also, it is show how conversion bandwidth can be increased by SOA's built parameters / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

Neste trabalho foi implementado um amplificadorpara pequenos sinais e ambiente de 50 com largaura de faixa de 500 KHz a 1,5 GHz (11,5 oitavas) , baseando se em técnicas de circuitos discretos. Utilizando 2 MESFET';s de GaAs, redes de polarizaçãoindutivas e reais de casamento sem perdas o amplificador construído apresentou um gano médio se 27,5 dB com `ripple';de 1,5 dB e uma figura de ruídomenor que 2 dB para freqüência acima de 500 MHz e menor que 3 dBpara freqüências acima de 50 MHz. Os resultados experimentais obtidos demonstram a validade de procedimento utilizado para o projeto sendo conseguido um excelente desempenho em termos de ganho, largura de faixa e figura de ruído.

Made available in DSpace on 2014-06-12T18:05:17Z (GMT). No. of bitstreams: 2 arquivo7984_1.pdf: 2154802 bytes, checksum: c29ee67df93d2d1a717d1ce021fed20c (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2003 / Nessa tese estudamos do ponto de vista teórico e experimental, dois tipos de amplificadores ópticos, os Amplificadores Paramétricos de Fibra Óptica (FOPAs) e os Amplificadores de Fibra Dopada com Túlio (TDFAs) além de lasers de fibra óptica. Nos amplificadores paramétricos sinais copropagantes com um feixe intenso de bombeamento são amplificados devido à não linearidade Kerr da fibra ´óptica, que transforma fótons de bombeamento em fótons de sinal por mistura de quatro ondas ocasionada pela modulação do ´índice de refração da fibra ´óptica. O processo, para ocorrer de forma eficiente, requer o casamento de fase entre os fótons gerados, o que depende, por sua vez, das propriedades de dispersão da fibra. A amplificação por fibras dopadas explora a emissão estimulada da radiação. Nesses sistemas, a fluorescência de íons de terras raras, presentes no núcleo da fibra, e excitados por um feixe de bombeamento é estimulada durante a propagação dos sinais na fibra. Ao contrário dos FOPAs esse mecanismo requer fibras especiais dopadas com esses elementos que têm um papel ativo no sistema. Para os FOPAs, abordamos o uso da dispersão da velocidade de grupo e sua derivada segunda para projetar um FOPA com bombeamento único em um único segmento de fibra com ganho plano e mais largo que os FOPAs usuais. Obtivemos relações teóricas relacionadas com os parâmetros relevantes da fibra (não linearidade) e do sistema (potências do bombeamento e dos sinais) que permitem a determinação do comprimento de fibra ótimo e ganho máximo nessas condições. Também introduzimos um esquema de bombeamento em paralelo, permitindo obter maior largura de banda em futuros sistemas de telecomunicações com amplificadores baseados nessa tecnologia. Finalmente caracterizamos experimentalmente o ganho de FOPAs constituídos de fibras de dispersão deslocada (DSF) e com elevada não linearidade (HNLF). Foi possível obter, com esses experimentos, estimativas do comprimento de onda de dispersão nula e da curva de dispersão para valores próximos do zero de dispersão. Abordamos também os mecanismos de amplificação em fibras dopadas com túlio com duplo bombeamento em 800 nm e 1050nm com simulações teóricas baseadas nas equações de taxa, reproduzindo recentes resultados experimentais do nosso grupo de pesquisas. Ainda explorando fibras dopadas com túlio, construímos lasers para emissão em ~800nm e iii~1470nm com bombeamento em 1050nm e cavidades no espaço livre e em anel. Nessa última, a inserção de uma Fibra com Grade de Bragg (FBG) permitiu o travamento do comprimento de onda de emissão. Esses lasers foram caracterizados, em função do tipo de cavidade e da ocupação populacional dos níveis envolvidos no processo de emissão laser

Doctor en Ingeniería Eléctrica / Este trabajo presenta el diseño, construcción y caracterización de dispositivos para receptores radioastronómicos en las bandas Q (30-50GHz) y W (80-110GHz). Por un lado, el dispositivo desarrollado para la banda Q es de interés para la banda 1 del telescopio argentino-brasileño LLAMA (Long Latin American Array). Por otro lado, los componentes de banda W pueden ser utilizados en la banda 3 de LLAMA o en posibles mejoras para el Telescopio Austral de Ondas Milimétricas (SMWT) que es mantenido por nuestro grupo. Para la banda Q, se diseñó y construyó un amplificador de bajo ruido utilizando un esquema hibrido de integración. Se integró un transistor de alta movilidad electrónica (HEMT) y un circuito integrado monolítico de microondas (MMIC) obtenido comercialmente. Con este diseño una temperatura de ruido inferior a 20 K y una ganancia superior a 30 dB pueden ser obtenidas. En la banda W se desarrollaron varios componentes. En primer lugar, se empaquetaron amplificadores comerciales MMIC de las compañías OMMIC y HRL. Al ser medidos a 15K estos amplificadores de bajo ruido alcanzaron temperaturas de ruido menores a 100K y ganancias superiores a 17 dB. Dada su disponibilidad comercial se determinó que son apropiados para ser utilizados como segundo amplificador en un receptor. Segundo, utilizando diodos Schottky comerciales, se fabricaron mezcladores sub-armónicos que cubren la banda W extendida. Las técnicas de desarrollo han variado desde el uso de componentes discretos hasta el diseño de MMICs para reducir el tamaño de los mezcladores. Los componentes mencionados previamente han sido ensamblados en un módulo compacto que puede ser utilizado en la etapa de mezcla de frecuencias. Este módulo posee una temperatura de ruido menor a 800 K y ganancia superior a 2dB a temperatura ambiente. Finalmente, se construyó una antena de ranura cuyo perfil ha sido optimizado para mejorar sus principales características (reflexiones, ancho de banda, polarización cruzada y simetría de haz). Entre las antenas de su tipo, esta es la única que posee un perfil optimizado lo que ha permitido obtener el mejor funcionamiento alcanzado hasta el momento. / Este trabajo ha sido parcialmente financiado por el Proyecto Gemini-Conicyt 32130023, Centro Basal de Astronomía y Tecnologías Afines (CATA), "Programa de Formación de Capital Humano Avanzado" de CONICYT y el Comité Mixto ESO-Chile

El presente trabajo consiste en el diseño de un amplificador diferencial de diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales neuronales en un circuito integrado implantable. El bloque analógico se realizó utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño con la definición de los parámetros a nivel sistema y descender progresivamente de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una característica importante de esta metodología es que los niveles superiores definen los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar un flujo de diseño para circuitos integrados donde se utilizan las herramientas de CADENCE. Con esto se busca presentar una documentación que muestre el procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados. Es importante mencionar que la principal motivación de realizar este circuito para cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición de señales neuronales. Algunas partes del proyecto general ya fueron realizadas por tesistas de la universidad y junto con este bloque se completa la parte del filtro pasabanda. El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones del DDA en base a la simulación del macromodelo en el filtro pasabanda con componentes ideales. Luego, con los resultados obtenidos, se determinó los requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito. Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma forma que con el esquemático, se validó el netlist del layout simulando los principales parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@ V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por el diseñador. / Tesis

En la actualidad la Astronomía ha avanzado considerablemente en su intención por estudiar y comprender los fenómenos que ocurren en el espacio exterior. Para ello ha recurrido a numerosas tecnologías de última generación que le permitan realizar esta tarea. En nuestro país, por ejemplo, se han instalado varios de los más grandes proyectos astronómicos en el mundo, siendo el Atacama Large Millimeter/submillimeter Array (ALMA) uno de los más importantes por representar un instrumento revolucionario en su concepto científico, su diseño de ingeniería y su organización como un esfuerzo científico global. ALMA captará longitudes de ondas milimétricas y submilimétricas y para ello hará uso de un gran conjunto de radiotelescopios que deberán ser capaces de procesar este tipo de señales. El principal objetivo de esta memoria es diseñar un circuito en guía de onda que constituye la primera etapa en un receptor de separación de bandas en el rango de frecuencias que va entre los 602-720GHz , correspondiente a la Banda 9 de ALMA. Para este diseño se ha recurrido a simulaciones en HFSS, un software profesional de simulación electromagnética. Para el desarrollo de este trabajo primero se diseñaron por separado todas las componentes del circuito verificando que cumplan con las especificaciones de reflexión, que para todos los elementos deben ser inferiores a -20 dB. En el caso de las transmisiones, el elemento dominante en el circuito corresponde a un tipo de acoplador llamado hibrido, el cual se caracteriza por tener un desfase de 90° entre su s salidas con un desbalance en fase no mayor a 1° y un desbalance en amplitud no mayor a 1 dB. Además se ha tomado en cuenta la restricción que tiene que ver con la factibilidad de construcción, que corresponde a una relación ancho-profundidad de la guía la cual debe ser inferior o igual a 31 (incluso flexibilizándolo hasta 41 ), debido a la fragilidad de la broca que realiza la implementación. Posteriormente se procede a combinar todos los elementos en el circuito completo. Se obtiene como resultado de este trabajo, una caracterización del desempeño del circuito completo bajo simulaciones. Además se han realizado varias iteraciones para optimizar sus dimensiones tratando de satisfacer todos los requerimientos. Al término del trabajo realizado se han propuesto dos modelos finales de buen comportamiento, pero que difieren en ciertas características dimensionales, en este caso las ramas de los acopladores para cada modelo, y de desempeño simulado, principalmente el desbalance en fase con una diferencia de hasta 2° e ntre sí. Esto permitirá tener una comparación de ambos diseños en dos límites constructivos diferentes. Finalmente este trabajo marca el inicio del diseño del circuito receptor, el cual puede ser continuado en el proyecto de Banda 9.

Dissertação (Mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-17T03:15:30Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-08T23:09:37Z : No. of bitstreams: 1 142849.pdf: 1940024 bytes, checksum: ae50786704a385b963a1a88e008a6e58 (MD5)