Tese (doutorado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2015. / Submitted by Tania Milca Carvalho Malheiros (tania@bce.unb.br) on 2015-11-25T14:15:51Z No. of bitstreams: 1 2015_HeiderMarconiGuedesMadureira.pdf: 5121422 bytes, checksum: c46aa43235067724c36f180036a158a7 (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2016-01-15T20:12:43Z (GMT) No. of bitstreams: 1 2015_HeiderMarconiGuedesMadureira.pdf: 5121422 bytes, checksum: c46aa43235067724c36f180036a158a7 (MD5) / Made available in DSpace on 2016-01-15T20:12:43Z (GMT). No. of bitstreams: 1 2015_HeiderMarconiGuedesMadureira.pdf: 5121422 bytes, checksum: c46aa43235067724c36f180036a158a7 (MD5) / This work presents the study, design and measurement of RF circuits aiming communication applications. The need for flexible and reconfigurable RF hardware leads to the need of alternative transmitter architectures. In the center of this innovative architecture, there is the power oscillator. This circuit is composed of a power amplifier in a positive feedback loop so it oscillates. As the circuit under study is mainly composed of a power amplifier, a study on power amplifier is mandatory. Modern CMOS technologies impose difficulties in the efficient RF generation due to low breakdown voltages. In order to reduce the voltage stress on the transistors, waveform-engineering techniques are used leading to the use of class EF2. The design and measurement of a class EF2 power amplifier and power oscillator are shown. The circuits were implemented in standard STMicroelectronics 0.13um CMOS. Correct behavior for the circuits was obtained in measurement, leading to a first implementation of class EF2 in RF frequencies. From a system perspective, the proposed architecture is shown to be flexible and able to generate different modulations without change in the hardware. Reconfigurability is shown not only in modulation but also in output power level. The limitations of this architecture are discussed and some mathematical modeling is presented. / Dans lère des systèmes de communication multi-standards, le besoin des circuits en radio fréquence (RF) flexibles et réconfigurables pousse l’industrie et l’academie à la recherche d’architectures alternatives d’émetteurs et récepteurs RF. Dans cette thèse, nous nous intéréssons aux émetteurs RF fléxibles. Nous présentons une architecture basée sur l’utilisation d’un oscillateur de puissance composé dt’un amplificateur de puissance dans une boucle de rétroaction positive. Pour des raisons de compatibilité avec des circuit numériques et dans le but de minimiser les coûts de fabrication, nous avons choisi la technologie CMOS. Ce choix impose des difficultés de concéption de circuits en RF à cause des faibles tensions de claquage. Cette contrainte de concéption nous a motivé à choisir la classe EF2 pour l’amplificateur de puissance afin de réduire le stress de tension sur les transistors. Nous présentons la concéption de cet amplificateur de puissance de classe EF2 ainsi que l’oscilateur de puissance. Nous validons cette architecture avec une implémentation en technologie CMOS 0.13um de STMicroelectronics. Nous démontrons le bon comportement par mesure et tests du circuit fabriqué. Ce circuit répond aux contraintes de fléxibilité de modulation et de puissance de sortie pouvant donc être utilisée pour différents standards de communications. Les limitations inhérentes de cette architecture sont discutées et une modélisation mathématique est présentée.

Tese (doutorado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2013. / Submitted by Alaíde Gonçalves dos Santos (alaide@unb.br) on 2014-01-30T12:15:27Z No. of bitstreams: 1 2013_MarcosLajovicCarneiro.pdf: 9569833 bytes, checksum: d5a887ec15c4c2ecec643bcbe8f39b27 (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2014-02-25T14:06:29Z (GMT) No. of bitstreams: 1 2013_MarcosLajovicCarneiro.pdf: 9569833 bytes, checksum: d5a887ec15c4c2ecec643bcbe8f39b27 (MD5) / Made available in DSpace on 2014-02-25T14:06:29Z (GMT). No. of bitstreams: 1 2013_MarcosLajovicCarneiro.pdf: 9569833 bytes, checksum: d5a887ec15c4c2ecec643bcbe8f39b27 (MD5) / Os sinais dos novos padrões de comunicação (LTE/LTE-Advanced) apresentam uma elevada diferença entre o pico e a média de sua potência (PAPR), sendo inadequados para o uso com os amplificadores de potência convencionais por apresentarem eficiência máxima apenas quando trabalham com sua potência máxima. Os novos sinais, na maior parte do tempo, demandam médias e baixas potências, concentrando a operação dos amplificadores de potência em uma região de baixa eficiência, o que provoca excessiva dissipação de energia em forma de calor e redução do tempo da bateria. Os amplificadores de potência Doherty por apresentarem uma eficiência constante por uma larga faixa de potências representam uma solução favorável para o problema da PAPR. Devido à tendência atual de redução dos dispositivos e integração completa da cadeia de RF em um único chip, decidiu-se implementar esse amplificador de potência na tecnologia CMOS 65nm por ela já ser adequada à implementação de circuitos digitais, o que permite a integração de um sistema completo. Este trabalho apresenta a metodologia de projeto e medições de um amplificador de potência Doherty totalmente integrado em tecnologia CMOS 65nm com desempenho de eficiência de potência adicionada (PAE) constante ao longo de uma retração de potência de 7dB. Medidas feitas de 2.4GHz à 2.6GHz mostram o desempenho constante de PAE começando no nível de 20% até 24%, com uma potência máxima de 23,4dBm. O circuito é totalmente descrito com todos os valores de componentes e detalhes de leiaute para posterior reprodução. As curvas que mostram o efeito de modulação ativa de carga, as correntes dos sub-amplificadores e o comportamento constante de PAE demonstram a implementação de um autêntico amplificador de potência Doherty. O circuito foi projetado com atenção especial para o baixo custo, utiliza apenas componentes discretos, cada sub-amplificador possui topologia cascode de saída simples e suas redes de entrada/saída são otimizadas para economizar área de chip e produzir um desempenho constante de PAE. _______________________________________________________________________________________ ABSTRACT / The signals of the new communication standards (LTE / LTE-Advanced) show a great difference between the peak and its average power (PAPR) being unsuitable for use with conventional power amplifiers because they present maximum efficiency only when working with maximum power. These signals demands low and medium power for most part of the time, which concentrates the operation of power amplifiers in a region of low efficiency, resulting in excessive heat dissipation and reduction of battery time. Doherty power amplifiers for presenting a constant efficiency for a wide power range represent a favorable solution to this problem. Given the current trend of reducing devices and full integration of RF chain on a single chip, it was decided to implement this power amplifier in 65nm CMOS technology due to its performance for digital circuits, allowing the integration of a whole system. This work presents the design methodology and measurements results of a fully integrated Doherty Power Amplifier in 65 nm CMOS technology with constant PAE over a 7 dB backoff. Measurements from 2.4 GHz to 2.6 GHz show constant PAE performance starting in 20% level up to 24% with a maximum output power of 23.4 dBm. The circuit is fully described with all components values and layout details for further reproduction. Curves showing the active load-pull effect, sub-amplifiers behavior and constant PAE prove that it is a genuine Doherty Power Amplifier. The circuit was designed with special attention to low cost, it is composed by only lumped components, each sub-amplifier has single-ended cascode topology and their input/output networks are optimized to save die area and to produce a constant PAE. _______________________________________________________________________________________ RESUMÉ / L’amplificateur de puissance (PA) est l’élément qui consomme le plus d’énergie dans les architectures d’émission-réception RF des terminaux mobiles. Les PAs conventionnels ont un rendement maximum seulement au niveau de puissance maximum, tandis que pour des niveaux de puissance plus bas, le rendement des PAs est très faible. Or les nouveaux standards de communications à haut débit (4G/LTE advanced) utilisent des modulations à enveloppe non-constante. Ainsi, le rapport entre la puissance maximum et la puissance moyenne du signal (PAPR – Peak to Average Power Ratio) est élevé. C’est le cas également pour l’OFDM qui possède un fort PAPR avec les porteuses multiples. Ainsi, lorsqu’un signal a un fort PAPR, cela signifie que le rendement moyen du PA utilisé est faible. La conséquence directe est la rapide décharge des batteries des terminaux mobiles. L’Amplificateur de Puissance Doherty (APD) est une technique connue d'amélioration du rendement. Cette technique permet d’augmenter le rendement moyen des amplificateurs en améliorant le rendement aux faibles niveaux de puissance, tout en maintenant le rendement maximum sur une plus grande plage de puissance de sortie. Cette technique est bien adaptée pour résoudre le problème de rendement pour les signaux à forts PAPR. De nombreux travaux proposent des solutions intégrées des APD dans une technologie à faible coût, mais au détriment du maintien d’un rendement à puissance ajoutée (Power Added-Efficiency, PAE) constant sur une grande plage de puissance. Nos travaux de recherche proposent un APD totalement intégré en technologie 65nm CMOS de STMicroelectronics à 2,535 GHz avec une PAE constante sur une plage de recul en puissance de sortie de 8 dB. Pour la conception de cet amplificateur, nous avons utilisé sept niveaux de métaux sur les dix couches de métaux de la technologie, les capacités sont de type MOM afin de respecter des contraintes faible coût. Le principe de l’APD est d’utiliser l’effet connu sous le nom de « load-pull actif » : une charge vue par une source de courant peut être modifiée par l’application d’un courant provenant d’une deuxième source. Pour atteindre cet objectif, l’architecture Doherty utilise deux amplificateurs de classes différentes en parallèle. Le PA principal (classiquement polarisé en classe B ou AB) fonctionne pour tous les niveaux de puissance et le PA auxiliaire (classiquement en classe C) ne fonctionne que pour les niveaux de puissance moyens et forts. L’augmentation de rendement s’explique par la transformation d’impédance de drain du PA principal, à cause de la combinaison de deux facteurs en même temps, la charge inversée vue par la ligne de transmission d’un quart d’onde et le courant du PA auxiliaire qui augmente. En effet, lorsque le courant du PA auxiliaire augmente, l’impédance vue par le PA principal se réduit. L’APD a été conçu avec les transistors à drain étendu haute tension pour soutenir une grande excursion de tension et produire des niveaux de puissance de sortie plus élevés. Les limites de Vdd et Vgs du transistor sont de 2.75V et de 5.5V, respectivement. Chaque sous-amplificateur a été conçu avec une topologie cascode pour donner au PA une meilleure isolation vis-à-vis des effets de désadaptation d’impédances entre la sortie et l’entrée. De plus, cette topologie permet d’avoir une plus grande tension d’alimentation Vdd par rapport à la topologie source commune. Les deux amplificateurs, principal et auxiliaire, ne sont cependant pas identiques. En effet, les dimensions des transistors dépendent du courant traversant chaque amplificateur. Ainsi, le transistor grille commune du PA principal est constitué de 28 transistors en parallèle, tandis que le transistor source commune du PA principal est composé de 26 transistors en parallèle. Pour le PA auxiliaire, le transistor grille commune est composé de 26 transistors en parallèle et son transistor source commune est composé de 14 transistors en parallèle. Chaque sous-amplificateur a été conçu et optimisé individuellement en prenant en compte les réseaux d'adaptation, l’inductance d’arrêt, les impédances d'entrée prévues par le diviseur de puissance et l’impédance de sortie prévue pour avoir l’effet loadpull actif de l’APD. Tout au long du travail de conception, les performances des deux PAs ont été tracées sur le même graphique pour équilibrer correctement le point de compression de chacun. Les courbes de PAE de chacun ont été optimisées dans le but de produire un APD avec une PAE constante sur une large gamme de puissance. Après la connexion des sous-amplificateurs dans le même schéma électrique, les lignes de transmission à éléments localisés ont été ajoutées, puis la topologie a été ré-optimisée pour réduire le nombre d'inductances et ainsi réduire l’espace utilisé dans la puce. À l'entrée, le diviseur de Wilkinson, la ligne de transmission déphasage et les réseaux d’adaptation d’entrée des PAs principal et auxiliaire ont été fusionnés et optimisés. À la sortie de l’APD, les réseaux d’adaptation de sortie des deux PAs et la ligne de transmission d’inversion de charge ont aussi été fusionnés et optimisés. Pour atteindre l'objectif d’avoir une PAE constante, une méthodologie d'optimisation séquentielle a été appliquée pour bien équilibrer tous les éléments dans le schéma de l’APD en respectant toutes les limites de tensions des transistors. Le circuit a été implémenté dans une surface de 1,72x1,68mm². Il a été conçu pour être mesuré avec des sondes directement positionnées sur les trois différents types de plots. Ce travail présente la méthodologie de conception et des résultats de mesure d'un amplificateur de puissance Doherty entièrement intégré dans la technologie 65 nm CMOS avec une PAE constante sur 7 dB de plage de puissance. Les mesures de 2,4 GHz à 2,6 GHz montrent des performances constantes en PAE de 20% jusqu'à 24% avec une puissance de sortie maximale de 23,4 dBm. Le circuit est entièrement décrit avec les valeurs des composants et les détails de layout pour permettre sa reproduction. Ce travail montre l'effet de modulation active de charge, le comportement en courant des sous-amplificateurs et la performance constante en PAE, ce qui démontre l’implémentation d’un véritable amplificateur de puissance Doherty. Le circuit est composé uniquement d'éléments localisés, et les réseaux d’entrée et de sortie sont optimisés pour réduire la taille de la puce et pour produire une PAE constante. L’amplificateur de puissance Doherty présenté est le premier APD totalement intégré en technologie 65 nm CMOS avec une PAE constante sur une large gamme de puissance. Il respecte de ce point de vue la théorie de Doherty. La comparaison avec un amplificateur de puissance classique polarisé en classe AB montre une amélioration de la PAE pour les niveaux de faible et moyenne puissance, permettant ainsi d’augmenter nettement le rendement moyen de l’amplificateur. Aucun autre APD publié ne présentait ce type de caractéristique en rendement dans cette technologie. La technologie 65nm CMOS est généralement plus appropriée pour les applications numériques, par conséquent, l’utilisation de cette technologie s'inscrit dans la tendance actuelle du développement d’un système complet sur une seule puce, où les étages numérique et analogique sont intégrés sur la même puce silicium.

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T04:17:08Z (GMT). No. of bitstreams: 1 Maltione_Ricardo_M.pdf: 11482119 bytes, checksum: 07cf928b2ccbc275265d6e812149845b (MD5) Previous issue date: 1994 / Resumo: O AMPLIFICADOR DIGITAL é um amplificador de tensões baseado na técnica de QUANTIZAÇÃO, que consiste essenciahnente de uma forma de processamento em amplitude, de sinais discretizados no tempo, baseado na operação programada de acumuladores analógicos. Na implementação clássica de amplificadores, utiliza-se comumente um amplificador operacional, em uma estrutura realimentada, onde o ganho é definido pela razão de dois resistores. Uma outra técnica utiliza capacitores chaveados, onde o ganho é definido pela razão de dois capacitores. Na técnica de QUANTIZAÇÃO, propõe-se uma nova estrutura, onde o ganho é determinado pela razão de duas fteqüências, não apresentando assim limitação, a nivel estrutural, de precisão e estabilidade associada a componentes passivos, sendo uma das suas características intrínsecas a programabilidade, uma vez que o ganho é definido por dois sinais digitais. Esta técnica é voltada para a implementação de circuitos integrados em tecnologia MOS, encontrando vantagens no universo dos circuitos analógicos de precisão e possibilitando sua integração com circuitos digitais em uma única pastilha (CHIP). Entretanto existem diversas fontes de erros na implementação real da estrutura do amplificador sendo, um dos mais críticos, causado pelo fenômeno de injeção de cargas associado às chaves analógicas MOS na transição condução-corte. Nesté trabalho são analisadas várias montagens com componentes off the shelf, simulações,e a implementação de um circuito integrado implementadoatravés do Projeto Multi-Usuário (PMU), em tecnologia CMOS -N -WELL / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-04T01:36:48Z (GMT). No. of bitstreams: 1 Fortunato_AndreLuis_M.pdf: 4994112 bytes, checksum: c964e96a3fb323581fdae244ad85a4d5 (MD5) Previous issue date: 2004 / Resumo: Este trabalho analisa os critérios e técnicas de projeto para compensação em freqüência de amplificadores operacionais em tecnologia CMOS. Foram projetados 10 amplificadores operacionais (amp-ops), incluindo amplificadores de dois e de três estágios de ganho. Serão usados os parâmetros de consumo, freqüência de ganho unitário e estabilidade na comparação do desempenho e uso de determinado método de compensação em freqüência. Mostraremos, também, como ocorre a movimentação dos pólos no circuito. Em especial, para o amplificador de dois estágios, foram relacionados os parâmetros que influenciam nessa movimentação. Ao projetar estes amplificadores foram estabelecidas as seguintes especificações: no caso dos amplificadores de dois estágios, a tensão de alimentação é simétrica (±2V), carga composta de um resistor de 100kO em paralelo com um capacitor de 50pF, ganho DC mínimo de 60 dB, freqüência de ganho unitário de 1MHz. Para os amplificadores de três estágios, a tensão de alimentação é de ±1,5V, carga composta de um resistor de 25 kQ em paralelo com um capacitor de 50pF, ganho DC mínimo de 100dB e freqüência de ganho unitário de 1MHz / Abstract: This dissertation analyzes the project techniques used in frequency compensation of CMOS operational amplifiers (op-amps). A collection of 10 op-amps, including two and three stages amplifiers was fabricated for test. Power consumption, unity gain frequency and stability were aimed for performance comparison. Poles movement analysis was extensively exploited in circuits understanding. Specially, for the two-stage amplifier, poles movement condition was obtained. Two distinct specifications were focused. For two stage amplifiers, specifications included nominal power supply of ±2V, an external load of 100kO in parallel with 50pF, a minimum open-loop gain of 60dB and a unity gain frequency of 1MHz. A more rigorous specification were aimed for three stage amplifiers: ±1,5V power supply, minimum DC gain of 100dB and 1MHz unity gain frequency driving an external load of 25 kO in parallel with 50 pF / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T03:58:22Z (GMT). No. of bitstreams: 1 DalFabbro_PauloAugusto_M.pdf: 2340341 bytes, checksum: 51a8e44036af7334cbe842b7ce88edc3 (MD5) Previous issue date: 2002 / Mestrado

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T03:56:55Z (GMT). No. of bitstreams: 1 Pessatti_MuriloPilon_M.pdf: 2003159 bytes, checksum: 6593b1ca543f93febd43ee73a1048879 (MD5) Previous issue date: 2002 / Mestrado

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e Computação / Made available in DSpace on 2018-07-25T16:44:49Z (GMT). No. of bitstreams: 1 Corso_Valentino_M.pdf: 9982682 bytes, checksum: 46a6bdaebce2490e1385531a30c5c563 (MD5) Previous issue date: 1998 / Resumo: Este trabalho descreve o projeto e a implementação de um amplificador monolítico de transimpedância, para ser utilizado no estágio de pré-amplificação de receptores ópticos, operando em 51,84Mb/s. Protótipos do circuito projetado foram fabricados pela TriQuint Semiconductor, utilizando a tecnologia de Arseneto de Gálio (GaAs) com transistores MESFET de depleção de 0,5/mm. O amplificador desenvolvido tem características de baixo ruído, ganho de tensão de aproximadamente 30dB e baixo consumo de potência. Inclui um circuito automático de ganho (CAG) que tem poucos componentes, não requer qualquer ajuste externo, proporcionando uma variação de 86dB de tensão na entrada com a taxa de erro (BER) em 10-9 e uma sensibilidade máxima de -43dBm ópticos. Estas características permitem a utilização do amplificador em enlaces com distâncias que podem variar de O a 80km. O projeto foi feito levando-se em conta as variações do processo tecnológico fornecido pela foundry, adequando-se assim a topologia e as análises em função de um maior percentual de sucesso possível, quanto à polarização, banda passante, ruído, ganho de transimpedância e estabilidade. Resultados experimentais de protótipos fabricados foram analisados e comparados aos correspondentes desempenhos de receptores comerciais. Os modelos usados nas diversas etapas de simulações foram validados com estes resultados experimentais, estabelecendo assim um patamar confiável para o desenvolvimento de versões futuras do circuito. As especificações de projeto foram satisfeitas. O texto se compõe de 4 capítulos: No primeiro capítulo são apresentadas as especificações estabelecidas pelo ITU-T (CCITT) e é descrito também o desenvolvimento do anteprojeto. Observação: O resumo, na íntegra, poderá ser visualizado no texto completo da tese digital / Abstract: : Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Oseas Valente de Avilez Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-22T00:41:17Z (GMT). No. of bitstreams: 1 Castro_JoseEduardoGarcia_M.pdf: 3681554 bytes, checksum: 3f4b9397fc9994dd2fabcf11eed7aec2 (MD5) Previous issue date: 1997 / Resumo: Este trabalho objetiva o estudo de técnicas para os vários blocos funcionais de um amplificador comutado em áudio. A faixa de aplicação a que se direciona este estudo compreende os seguintes (baixas tensões, médias requisitos: potências). Aplicação Automotiva baixo custo e médio desempenho. Neste estudo, faz-se a classificação das topologias interessantes para a faixa definida; comentam-se as mais convenientes, de aplicação e determina-se uma para projeto. O trabalho compreende ainda, como objeto de estudo, o projeto e a realização de ensaios com um amplificador comutado, sem a preocupação nem objetivo de construir um amplificador de alto desempenho. São apresentados e discutidos as formas de onda e os resultados das medidas realizadas a partir do protótipo do amplificador comutado desenvolvido / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: José Alexandre Diniz / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-20T16:11:38Z (GMT). No. of bitstreams: 1 ParoFilho_PedroEmiliano_M.pdf: 39204453 bytes, checksum: 8ea6c789b126029d1ff5b579bdd25102 (MD5) Previous issue date: 2012 / Resumo: Um amplificador de transimpedância (TIA) de ganho variável é apresentado. Implementado em tecnologia 0,18 'mi'm, o projeto relatado possui a finalidade de prover um amplificador de sustentação para osciladores baseados em ressonadores do tipo MEMS (Micro-Electro-Mechanical System). Entre outros, as peculiaridades de projeto envolvem um desafiante compromisso entre Ganho, Largura de Banda, Ruído e Consumo de potência. Sendo assim, o amplificador foi implementado através do cascateamento de quatro estágios de ganho similares, lançando-se mão de realimentação do tipo shunt-shunt para diminuir as impedâncias de entrada e saída. Através do emprego de um estágio de ganho variável, uma alta faixa dinâmica de ganho é alcançada (53 dB), com um ganho máximo de transimpedância de 118 dB'ômega'...Observação: O resumo, na íntegra, poderá ser visualizado no texto completo da tese digital / Abstract: A variable gain Transimpedance Amplifier (TIA) is presented. Realized in 0.18 'mi'm technology, this amplifier was conceived with the purpose of providing oscillation sustaining for Micro-Electro-Mechanical System (MEMS) based oscillators. Facing a quite challenging trade-off between Gain, Bandwidth, Noise and Power consumption, the TIA was implemented through the cascade of four similar gain stages, with the application of shunt-shunt feedback to lower both input and output resistances. With the employment of a variable-gain stage, this TIA presents a large gain tunability of 53 dB, with a also large maximum transimpedance gain of 118 dB'omega'...Note: The complete abstract is available with the full electronic document / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Na escola as crianças estão envolvidas em atividades nas quais predomina a fala dos professores e de seus colegas. Deste modo, uma acústica adequada nas salas de aula e uma relação sinal-ruído (S/R) favorável são vitais para todos os alunos. Para melhorar a relação S/R a fim de favorecer o reconhecimento da fala no ruído, várias estratégias são utilizadas, incluindo a indicação dos Sistemas de Frequência Modulada (FM). Diante de indicações de sistemas FM para uso em ambientes educacionais, este estudo teve como objetivo avaliar o impacto do sistema de campo livre digital para as habilidades relacionadas ao desempenho acadêmico de indivíduos com audição periférica normal e para a voz do professor. Participaram 20 crianças com média de idade de oito anos matriculadas no 3º ano do ensino fundamental, divididas igualmente em dois grupos (controle e experimental) e seu professor. O grupo experimental foi exposto ao sistema de campo livre Digimaster 5000 e o professor utilizou o transmissor Inspiro por três meses consecutivos. Os grupos foram avaliados por meio de testes padronizados antes e após três meses de uso do equipamento, assim como a voz do professor. Os instrumentos de pesquisa utilizados para avaliação dos alunos foram os testes Perfil de Habilidades Fonológicas, Teste de Nomeação Automática Rápida (RAN), Teste de Desempenho Escolar (TDE) e Compreensão Leitora. Para avaliação da voz do professor foram aplicados: questionário, escala de desconforto do trato vocal e realizadas as análises perceptivo-auditiva e acústica. Também foram aplicados questionários e colhidos depoimentos sobre a experiência do uso do sistema de campo livre digital por parte dos alunos e do professor. Não houve diferença estatisticamente significante na comparação entre as avaliações e na comparação entre os grupos com relação ao teste Perfil de Habilidades Fonológicas e o RAN. O grupo experimental apresentou resultados estatisticamente significantes no substeste de Leitura do TDE. No teste de compreensão leitora, ambos os grupos apresentaram resultados estatisticamente significantes no tempo de leitura quando comparadas as avaliações. Na avaliação da voz do professor observou-se que na escala do desconforto do trato vocal, houve melhora do sintoma de aperto, sugerindo redução da tensão vocal. A análise perceptivo-auditiva evidenciou melhora na rouquidão e soprosidade após o uso do sistema de campo livre digital tanto na emissão da vogal /a/ quanto na contagem, e na análise acústica também observou melhora na voz. Por meio dos depoimentos e questionários sobre a experiência do uso do sistema de campo livre digital, os alunos relataram ouvir melhor o professor, e o mesmo relatou melhora na escuta e atenção dos alunos para instruções verbais. Conclui-se que o uso do sistema de campo livre digital foi efetivo para melhora no desempenho acadêmico dos alunos no teste padronizado em leitura, na melhora de inteligibilidade da fala do professor relatada pelos alunos e na redução da tensão vocal do professor. O sistema de campo livre digital minimiza o impacto do ruído em sala de aula. / At school, children are involved in activities in which the speech of teachers and classmates prevail. Thus, proper acoustics in the classrooms and a favorable signal-to-noise (S/N) ratio are vital for all students. In order to improve the S/N ratio, so as to promote the recognition of speech in noise, several strategies are used, including the use of Frequency Modulated Systems (FM). Considering the indications for use of FM systems in educational environments, this study aimed to evaluate the benefits of digital soundField system for skills related to academic performance of normal-hearing individuals and teachers voice. This study included 20 children with a mean age of eight, enrolled in the 3rd grade, equally grouped into two groups (control e experimental), and their teacher. The experimental group was exposed to Digimaster 5000 system and the teacher used the Inspiro transmitter for three consecutive months. The groups and the teachers voice were assessed through standardized tests before and after three months of using the equipment. The research tools used to evaluate the students included the Phonological Abilities Profile, Rapid Automatized Naming (RAN), Academic Performance Test (TDE) and Reading Comprehension. To evaluate the teachers voice we applied questionnaire, vocal tract discomfort scale and carried out the auditory-perceptive and acoustic analyses. We also applied specific questionnaires and collected testimonials from students and teacher on their experience of using digital soundField system. There was no statistically significant difference when comparing the evaluations nor when comparing the groups as regards the Phonological Abilities Profile and the RAN. The experimental group showed statistically significant results in the TDE reading subtest. In the reading comprehension test, both groups showed statistically significant results in the reading time. The evaluation of the teachers voice showed that, in the vocal tract discomfort scale, there was an improvement in the tight symptom, suggesting reduced vocal strain. The auditory-perceptive analysis showed improvement in hoarseness and breathiness after using the digital soundField system both in the emission of the /a/ vowel and in the counting, and in the acoustic analysis an improvement in the voice was also noted. Through testimonials and questionnaires on their experience using the digital soundField system in the classroom, the students reported they could better listen to the teacher, and the teacher reported students showed improvement in their listening and attention to verbal instructions. It is concluded that the use of digital SoundField system was effective for improving the academic performance of students in standardized testing in reading, improves speech intelligibility teacher reported by students and reducing teacher vocal strain. The digital SoundField system minimizes the impact of noise in the classroom.