Orientador: Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-16T20:17:24Z (GMT). No. of bitstreams: 1 Silva_MarlyGuimaraesda_M.pdf: 5811416 bytes, checksum: db9914fbc0a77fc2ea804355b5265431 (MD5) Previous issue date: 1988 / Resumo: Os circuitos integrados analógicos de pequena e media complexidade podem, a exemplo dos circuitos digitais, ser confeccionados usando circuitos integrados semidedicados ("semi-custom"). Com esta técnica o projetista necessita apenas realizar as interconexões entre os dispositivos pré-difundidos na lâmina de silício. Entre as várias vantagens da utilização desta metodologia de projeto, podemos citar: baixo custo; rapidez na execução do projeto; rapidez na correção de algum eventual erro no projeto; rapidez na confecção do circuito integrado. Neste trabalho apresentamos o projeto de um "chip semi-custom" do tipo ¿array¿-analógico, em tecnologia bipolar, bem como o desenvolvimento de um suporte de C.A.D. dedicado ao "array"-analógico projetado. Este C.A.D., denominado "Array-Software", consiste de Editor Gráfico, Extrator de Interconexões, Verificador de Regras de Projeto a nível de metalização e Gerador de Padrões para cortes de máscara em Rubylith, compatível com o sistema usado no LED/UNICAMP. Por fim, analisamos os resultados obtidos nos ensaios de implementação de funções analógicas típicas, com o auxílio das ferramentas de projeto desenvolvidas / Abstract: Analog SSI and MSI Integrated Circuits. as the digital circuits, can be fabricated with semi-custom master-slíces. When using this technique, the design engineer needs only to make the ínterconnectíon of pre-diffused devices on the silicon wafer. Among the advantages of using this lmethodology. we can mention: low cost. fast design turn-around time. easy and quick correction of eventual mistakes. extremely fast processing turn-around for the IC. This work presents the design of an analog-array in bipolar technology and the development of a CAO suport for this master-slice. The CAO consists of a Graphics Editor, a Circuit Extractor,a Design Rule Checker and Pattern Generator, that is compatible with the Rubylith art-work generator system that is currently being used in the LED/UNICAMP. Finally, the results obtained with the complete design cycle with some typical analog cells implemented in the ànalog-array are discussed. / Mestrado / Mestre em Engenharia Elétrica

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2010 / Made available in DSpace on 2012-10-25T01:13:48Z (GMT). No. of bitstreams: 1 281642.pdf: 1233112 bytes, checksum: bd9d08d7868f6136def5e1e21370f98b (MD5) / O presente trabalho descreve o projeto de um pré-amplificador para auxílio à audição em tecnologia CMOS 0.35 ?m. Para tal fim, foi projetado um circuito para processar o sinal em modo corrente, adequado para baixa tensão de alimentação. O pré-amplificador é formado por dois blocos. O primeiro é projetado com um MOS polarizado como resistência, que converte a tensão fornecida pelo microfone em corrente. O segundo bloco processa este sinal de corrente para obter um ganho de 40 dB. O ruído referido à entrada é de 33 ?Vrms e o consumo menor que 12 ?A. A área ocupada pelo pré-amplificador é 0.06 mm2.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2010 / Made available in DSpace on 2012-10-25T05:35:16Z (GMT). No. of bitstreams: 1 279928.pdf: 7221755 bytes, checksum: 6c46ea8100b4423c830135b01e0ee1f9 (MD5) / O presente trabalho propõe um amplificador classe D operando com baixa tensão e com consumo reduzido para aplicações em aparelhos de auxílio à audição. Projetado em modo corrente, explora as técnicas de compressão (log companding) e multiplicação (translinear loop). O sistema foi projeta-do de forma modular, estudando o desempenho de cada bloco, com ênfase no consumo de potência. Foram extraídos os parâmetros tecnológicos mais significativos do modelo do transistor MOS para diferentes tamanhos de transistores, realizando um projeto baseado em associações série-paralelo. Analisamos a influência dos filtros da saída no consumo, considerando a característica indutiva que apresentam os alto-falantes. O funcionamento do sistema foi verificado através de simulações do circuito projetado em tecno-logia AMS 0.35 ?m. Verificassem eficiência superior a 75% para potência na saída maior que um quarto da potência máxima, obtendo uma eficiência máxima de 90,6%, um consumo estático de 68 ?W, distorção harmônica inferior a 1%, sendo a área ativa de silício de 0,073mm2. / This work proposes a class-D amplifier for low voltage operation and reduced consumption, for application in hearing aid devices. Designed in current mode, the amplifier employs log companding for compression and multiplication techniques. The performance of each block of the amplifier was analyzed, and special emphasis was given to power consumption. The most significant technological parameters of the MOSFET model were extracted for different transistor sizes. The design of the amplifier is based on the series-parallel associations of transistors. We analyze the influence of the output filters on the power consumption, considering the speaker's inductive characteristic. The correct operation of the system was verified through simulations of the circuits designed in the AMS 0.35 ?m technology. Efficiencies over 75%, up to a maximum of 90.6 % were achieved for output power greater than one quarter of the maximum power. The static power consumption is 68 ?W, with total harmonic distortion less than 1%. The amplifier active area is around 0.073 mm2.

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T03:58:22Z (GMT). No. of bitstreams: 1 DalFabbro_PauloAugusto_M.pdf: 2340341 bytes, checksum: 51a8e44036af7334cbe842b7ce88edc3 (MD5) Previous issue date: 2002 / Mestrado

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T03:56:55Z (GMT). No. of bitstreams: 1 Pessatti_MuriloPilon_M.pdf: 2003159 bytes, checksum: 6593b1ca543f93febd43ee73a1048879 (MD5) Previous issue date: 2002 / Mestrado

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-14T00:43:32Z (GMT). No. of bitstreams: 1 Coimbra_RicardoPureza_M.pdf: 4991793 bytes, checksum: 2b5fb9293ae9abe4c248964485ff74e3 (MD5) Previous issue date: 2009 / Resumo: Fontes de referência de tensão e sensores de temperatura são blocos extensivamente utilizados em sistemas microeletrônicos. Como alternativa à aplicação de estruturas consolidadas, mas protegidas por acordos de propriedade intelectual, é permanente a demanda pelo desenvolvimento de novas técnicas e estruturas originais destes circuitos. Também se destaca o crescente interesse por soluções de baixa tensão, baixo consumo e compatíveis com processos convencionais de fabricação. Este trabalho descreve o desenvolvimento de um circuito que atende a estas exigências, fornecendo uma tensão de referência e um sinal de sensoriamento térmico, obtidos a partir de um arranjo adequado de transistores MOS, que operam em regime de forte inversão. O princípio de operação do circuito desenvolvido foi inspirado no conceito de que é possível empilhar n transistores MOS, polarizados com corrente adequada, de tal forma que a queda de tensão sobre a pilha de transistores, com amplitude nVGS, apresente a mesma taxa de variação térmica que a tensão VGS produzida por um único transistor. Nesta condição, a diferença entre as duas tensões é constante em temperatura, constituindo-se em uma referência de tensão. No entanto, o empilhamento de dois ou mais transistores impossibilita a operação do circuito sob baixa tensão. Isto motivou a adaptação da técnica, obtendo a tensão nVGS com o auxílio de um arranjo de resistores, sem o empilhamento de transistores. Desta forma, o potencial limitante da tensão mínima de alimentação tornou-se a própria tensão de referência, cuja amplitude é próxima de um único VGS. A estrutura desenvolvida fornece também um sinal de tensão com dependência aproximadamente linear com a temperatura absoluta, que pode ser aplicado para sensoriamento térmico. Foram fabricados protótipos correspondentes a diversas versões de dimensionamento do circuito para comprovação experimental de seu princípio de operação. O melhor desempenho verificado corresponde à geração de uma tensão de referência com coeficiente térmico de 8,7ppm/ºC, no intervalo de -40ºC a 120ºC, operando com tensão de 1V. Embora o estado da arte seja representado por índices tão baixos quanto 1ppm/ºC, para a mesma faixa de temperatura, a característica compacta do circuito e seu potencial de aplicação sob as condições de baixa tensão e baixo consumo lhe conferem valor como contribuição para este campo de pesquisa e desenvolvimento. / Abstract: Voltage references and temperature sensors are blocks extensively used in microelectronic systems. As an alternative to the use of consolidated structures that are protected by intellectual property agreements, there is a permanent demand for the development of new techniques and structures for these circuits. It can be also highlighted the growing interest for low-voltage and low-power solutions, implemented in conventional IC technologies. This work describes the development of a circuit that meets these requirements by providing a voltage reference and temperature sensing signal obtained from a suitable arrangement of MOS transistors biased in strong inversion. The operation principle of the circuit developed is based on the concept that it is possible for a stack of n MOS transistors, biased by an appropriate current, to show a voltage drop, equal to nVGS, with the same thermal variation rate as a VGS voltage produced by a single transistor. Hence, the difference between the two voltage signals is temperature independent, characterizing a voltage reference. However, the stacking of two or more transistors prevents the operation of the circuit under low voltage. This fact motivated to adapt the technique by obtaining the voltage nVGS with the aid of an array of resistors and no stacked transistors. The minimum supply voltage becomes limited only by the reference voltage itself, whose amplitude is close to a single VGS. The circuit developed also provides a voltage signal almost linearly dependent with the absolute temperature, which can be applied for thermal sensing. Prototypes corresponding to various dimensional versions of the circuit were produced to experimentally verify the principle of operation. The best performance corresponds to the generation of a voltage reference signal with 8.7ppm/ºC thermal coefficient, from -40ºC to 120ºC, under a 1V supply voltage. Although the state of the art is represented by values as low as 1ppm/ºC, at the same temperature range, the circuit's compact aspect together with the possibility to attend low-voltage and low-power requirements grants it value as contribution to this field of research and development / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: José Antonio Siqueira Dias / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-22T02:05:02Z (GMT). No. of bitstreams: 1 Guimaraes_HomeroLuz_D.pdf: 8320554 bytes, checksum: cbec86ea8c9ee3ad275baa5f37860192 (MD5) Previous issue date: 2013 / Resumo: Os experimentos em Física de alta energia tem se beneficiado enormemente do progresso alcançado na área de Microeletrônica, pois isto tem proporcionado a criação de detectores mais acurados e circuitos de processamento de sinais analógico/digitais cada vez mais rápidos e precisos. A redução no comprimento mínimo de canal dos processos CMOS além de proporcionar maior velocidade e precisão também reduz a área usada por cada canal, o que permite a implementação de mais canais numa mesma pastilha. Com um numero maior de canais por pastilha, com um mesmo numero de chips podemos programar um numero maior de canais do que anteriormente possível e com isso os físicos podem realizar uma reconstrução da trajetória de maneira mais precisa. Este Trabalho descreve uma proposta para o Trigger de nível zero baseando-se nas especificações disponíveis do Experimento Dzero no Fermi National Accelerator Laboraty (FERMILAB). Este trabalho descreve o projeto e implementação de um front-end analógico que detecta a carga provida pelo VLPC (detector luminoso usado no Dzero) seguida por um comparador de alta velocidade que fornece um nível lógico para um processador digital. O processador digital por sua vez usa uma arquitetura de processadores paralelos que, comunicando-se entre si são capazes de estimar a trajetória de partículas baseando-se em dados inicias programados a partir de simulações do detector feitas em computadores pelos Físicos. Tanto o bloco analógico quanto o processador digital foram implementados usando-se o processo CMOS90 da IBM / Abstract: The experiments in high-energy physics has benefited greatly from the progress made in the area of Microelectronics, since it has provided the creation of more accurate detectors and analog / digital signal processing circuits that are increasingly fast and accurate. The reduction in the minimum length of the channel in modern CMOS processes while providing greater speed and precision also reduces the area used by each channel, which enables the implementation of more channels on the same chip. With a larger number of channels per chip, we can with the same number of chips implement a larger number of channels than previously possible and with that physicists can perform a reconstruction of the trajectory more accurately. This work describes a proposal for a Trigger level zero based on the available specifications of the DZero experiment at the Fermi National Accelerator Laboraty (FERMILAB). In the following pages the design and implementation of an analog front-end that detects the charge provided by the VLPC detector followed by a high-speed comparator that provides a logical level to a digital processor are described. The digital processor in turn uses an architecture of parallel processors that communicate with each other are able in order to estimate the trajectory of particles based on initial data loaded in RAM based on simulations of the detector geometry made by physicists. Both the analog block and the digital processor are implemented using the IBM CMOS90 process / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica