This paper presents a modulator driver realized as a breakdown voltage doubler which can provide a high output swing of 7.6 Vpp,diff for load impedances as low as 30 Ω, thus overcoming the limitation imposed by the collector-emitter breakdown voltage. The open-collector design gives an important degree of freedom regarding the modulator load to be driven, while significantly reducing the circuit's power consumption. The driver is capable of running at 30 Gb/s while dissipating 1 W of DC power. Thanks to the inductorless design, the active area occupied by the circuit is only 0.28 mm × 0.23 mm. The driver was realized in a 250 nm SiGe BiCMOS technology.

Le Convertisseur Analogique Numérique (CAN) est une brique essentielle de la ré- ception et du traitement des données à très haut débit. L’architecture de type "flash" effectue la quantification en comparant simultanément le signal analogique d’entrée à l’ensemble des références du codeur, ce qui en fait, par construction, l’architecture la plus rapide de CAN. Par le passé, cette architecture a démontré des capacités de codage supérieures à 20GS/s dans les conditions de Nyquist. Cependant, cette capac- ité à travailler à très haute vitesse a donné le jour à des réalisations très consommantes (plusieurs Watts) donc peu efficaces énergétiquement. Cette thèse explore différentes approches d’optimisation de l’efficacité énergétique des CAN "flash". Afin de min- imiser la consommation du CAN, il n’y a pas d’Echantillonneur-Bloqueur (EB) en tête du circuit. Les étages d’entrée du codeur sont ainsi exposés à la pleine bande passante du signal, à savoir DC-10GHz. Ceci impose des contraintes très strictes sur la précision temporelle de la détection et de la quantification du signal. L’essentiel de cette thèse est donc concentré sur l’analyse des effets hautes frèquences impactant la conception des éléments frontaux du CAN. La validité et l’efficacité des méthodes présentées sont démontrées par des mesures autour d’un CAN 6 bit 20 GS/s. En em- pruntant les techniques de conception des circuits ultra-rapides et en exploitant le po- tentiel haute-fréquence de la technologie à l’état de l’art SiGe BiCMOS, un circuit complètement analogique a ainsi pu être réalisé. Ce CAN est mono-voie et n’a besoin d’aucune calibration ou correction, ni d’assistance digitale. Avec à peine 1W, ce cir- cuit atteint un record d’efficacité énergétique dans l’état de l’art des CAN rapides non entrelacés. / High speed Analog-to-Digital Converters (ADC) are essential building blocks for the reception and processing in high data rate reception circuits. The flash ADC archi- tecture performs the digitization by comparing the analog input signal to all refer- ence levels of the quantization range simultaneously and is thus the fastest architecture available. In the past the flash architecture has been employed successfully to digitize signals at Nyquist rates beyond 20 GS/s. However the inherent high speed operation has led to power consumptions of several watts and hence to poor energy efficien- cies. This thesis explores approaches to optimize the energy efficiency of flash ADCs. In particular, no dedicated track-and-hold stage is used at the high speed data input. This imposes very stringent requirements on the timing accuracy and level accuracy in the high speed signal distribution to the comparators. The comparators need to ex- hibit a very high speed capability to correctly perform the quantization of the signal against the reference levels. The main focus of this thesis is hence the investigation of design relevant high frequency effects in the analog ADC frontend, such as the bandwidth requirement of overdriven comparators, the data signal distribution over a passive transmission line tree and the dynamic linearity of emitter followers. The correctness and efficacy of the presented methods is demonstrated by measurement results of a 6 bit 20 GS/s Nyquist rate flash ADC fabricated within the context of this work. The demonstrator ADC operates without time interleaving, no calibration or correction whatsoever is needed. By employing design techniques borrowed from high speed analog circuits engineering and by exhausting the high speed potential of a state-of-the-art SiGe BiCMOS production technology, a flash ADC with a record energy efficiency could be realized.

Les travaux présentés dans ce manuscrit de thèse concernent le développement d’une méthode de caractérisation électrique de cellules biologiques, sans marquage, basée sur la diélectrophorèse Ultra Haute Fréquence (DEP-UHF). Sous l’action d’un champ électrique alternatif non uniforme, les cellules biologiques sont soumises à des forces de déplacement essentiellement liées à leurs propriétés diélectriques. En particulier, aux hautes fréquences, le champ électrique pénètre à l’intérieur de la cellule et interagit donc avec son contenu intracellulaire. Il est donc possible d’accéder à une «signature diélectrophorétique» de la cellule représentative de ses propriétés biologiques internes mais aussi de mécanismes physiologiques tels que l’apoptose ou encore la différenciation. Ce manuscrit présente le développement d’un microsystème innovant, implémenté à partir des couches passives d’une puce BiCMOS et couplé à un réseau microfluidique, pour la caractérisation, à l’échelle cellulaire, par DEP-UHF. Le microsystème développé permet une analyse fine et précise du comportement DEP haute fréquence d’une cellule. Un banc expérimental dédié aux caractérisations cellulaires, capable de générer des signaux hautes fréquences dans la gamme 10 MHz – 1 GHz pour des amplitudes allant jusqu’à 18 Vpp, a été développé. Ces travaux exploratoires ont pour but de démontrer le potentiel de discrimination de cette méthode entre différentes lignées cellulaires cancéreuses humaines à des stades tumoraux différents, dans l’objectif de développer de nouveaux outils d’aide au diagnostic. L’existence de différences significatives entre les signatures de certains types cellulaires ouvre des perspectives très intéressantes notamment pour le développement d’outils de tri cellulaire originaux basés uniquement sur les propriétés diélectriques intracellulaires. / The work presented in this dissertation concerns the development of an original label-free electrical characterization method dedicated to biological cells based on Ultra High Frequency dielectrophoresis (DEP-UHF). Under the action of a non-uniform alternative electric field, the biological cells are subjected to displacement forces related to their own dielectric properties. In particular, at high frequencies, the electric field penetrates inside the cell and thus interacts with its intracellular content. Therefore, it is possible to access to a «dielectrophoretic signature» of the cell that it is representative of its internal biological properties but also of physiological mechanisms such as apoptosis or differentiation. This dissertation presents the development of an innovative microsystem, implemented in the passive layer stack of a BiCMOS chip and associated with microfluidic, dedicated to biological characterization, at the cellular level. The developed microsystem allows an accurate analysis of a single cell DEP-UHF behaviour. An experimental bench, dedicated to cell characterization, and able to generate high frequency signals from 10 MHz to 1 GHz up to 18 Vpp magnitude, has been also developed accordingly. Actually, the led exploratory work achieved was focused on evaluating the discrimination potential of this method between different human cancer cells at different tumor stages with the objective to envision new kind of diagnostic tools. Finally, the existence of significant differences between the signatures of different cell types leads to very interesting perspectives, particularly for the development of new cell sorting tools based especially on the intracellular dielectric properties.

L’objectif de ce travail de thèse est le développement en technologie intégrée standard d’une structure de ligne de transmission optimisée en termes de pertes, d’encombrement, de facteur de qualité et surtout du choix du niveau de couplage aux fréquences millimétriques. Cette structure a été nommée CS-CPW (Coupled Slow-wave CoPlanar Waveguide). Dans un premier temps, la théorie ainsi que les modèles électriques des CS-CPW sont présentés. Grâce aux modèles et aux simulations électromagnétiques, des coupleurs directionnels avec plusieurs valeurs de couplage (3 dB, 10 dB, 18 dB) ont été conçus en technologie BiCMOS 55 nm. Ils présentent tous une très bonne directivité, elle est toujours supérieure à 15 dB. Un premier prototype de coupleur a été mesuré à 150 GHz. Dans un deuxième temps, des filtres à la base des lignes couplées ont été développés à 80 GHz en utilisant des lignes CS-CPW. Les résultats des simulations présentent des résultats concurrentiels avec l’état de l’art : 11% de bande passante relative et un facteur non-chargé autour de 25. Finalement, trois projets ont démarré à la base de ces lignes. Ces projets sont actuellement utilisés dans deux travaux de thèse et un stage : un RTPS à 47 GHz, un isolateur à 75 GHz et un balun à 80 GHz. / This work focuses on high-performances CS-CPW (Coupled Slow-wave CoPlanar Waveguide) transmission lines in classical CMOS integrated technologies for the millimiter-wave frequency band. First, the theory as well as the electrical models of the CS-CPW are presented. Thanks to the models and electromagnetic simulations, directional couplers with different coupling levels (3 dB, 10 dB, 18 dB) were designed in BiCMOS 55 nm technology. They have a good directivity, always better than 15 dB. A first prototype of a coupler was measured at 150 GHz presenting good agreement with the simulations. Next, coupled-line base filters were developed at 80 GHz using the CS-CPWs. Simulation present competitive results with the state-of-art: 11% of fractional bandwidth and a unload quality factor of 25. Finally, three projects started based on the CS-CPWs. The projects are currently used in two theses and one internship: a RTPS at 47 GHz, an isolator at 75 GHz and a balun at 80 GHz.

Cette thèse porte sur l’analyse et la conception de générateurs de fréquence millimétrique à faible bruit de phase destinés à des applications de communication sans fil de très haut débit sur une technologie BiCMOS 0.25m. Spécifiquement, des applications backhauling sont visées sur le protocole de communication P2P (point-to-point), pour un système de radio hétérodyne (à faible fréquence intermédiaire) approprié pour les bandes entre 30–38GHz et de faible profondeur de modulation (2-3 bits /symbole). Une étude rigoureuse du comportement du bruit de phase en 1/f2 d’un oscillateur contrôlé en tension (du type paire différentielle croisée) en fonction de la fréquence d’oscillation est développée. Des facteurs essentiels pour la conception de ces oscillateurs tels que la plage de fréquence et la charge de la paire croisée sur le résonateur sont pris en compte dans l’analyse. L’étude révèle que lorsque la fréquence augmente, l’oscillateur passe à travers deux régimes d’opération différents, ici appelés région QL-limited et région QC- limited, qui résultent de la dépendance du facteur de qualité du résonateur à sa partie inductive (pour les basses fréquences d’oscillation) et sa partie capacitive (pour les hautes fréquences d’oscillation). De plus, l’impact de la plage de fréquence sur l’évolution du bruit de phase en 1/f2 a été considéré en utilisant un circuit classique à base d’un varactor et d’un condensateur du type MiM. Des équations simples et précises ont été calculées pour les paramètres du circuit afin d’obtenir une fréquence centrale souhaitée avec la variation de la capacité requise. Pour ce circuit, il a été démontré (et vérifié à travers des simulations du circuit) que le pire scénario du facteur de qualité peut être associé à la constante de temps d’un condensateur. Ce dernier a permis d’estimer aisément le facteur de qualité minimal de la partie capacitive du résonateur LC de l’oscillateur, pour une plage de fréquence donnée, en fonction de la fréquence d’oscillation. D’une manière similaire, et basée sur une analyse à petit signal, la constante de temps de la capacité de sortie de la paire croisé a été déterminée. Notamment cette constante de temps présente un comportement constant sur une large gamme de fréquences, ce qui permet d’évaluer facilement son facteur de qualité. Cette étude fournit les bases théoriques qui permettent l’évaluation du bruit de phase en 1/f2 d’une source de signal basée sur un oscillateur en mode fondamental, super-harmonique ou sous-harmonique. En effet, la supériorité des oscillateurs sous-harmoniques est démontrée et des équations simples sont proposées pour déterminer la performance maximale et les conditions dans lesquelles elles peuvent être atteintes. Enfin, un système de génération de signal est ainsi conçu et vérifié par des mesures sur un prototype. Le système est composé d’un VCO sous-harmonique suivi d’un tripleur de fréquence (ILFT) –verrouillé par injection. Le circuit est implémenté sur une technologie SiGe:C BiCMOS 0.25 m. Le tripleur implémente une configuration à émetteur commun, polarisé en courant, qui exploite la seconde harmonique du VCO afin d’améliorer l’efficacité de la génération du signal responsable de verrouiller le ILFT. A 30.8 GHz, le système atteint un bruit de phase de -112 dBc/Hz à 1MHz d’offset. La consommation totale de courant est de 38mA pour une tension d’alimentation de 2.5V. Un deuxième prototype a été réalisé pour un système de génération multibande, offrant ainsi trois sorties RF à 18 GHz, 34GHz et 68 GHz. Avec une plage de fréquence de 10% (mesurée par rapport à la fréquence centrale) pour chaque sortie RF. Le bruit de phase mesuré à 1MHz d’offset est respectivement de -113dBc/Hz, -107dBc/Hz et -100dBc/Hz.. / This thesis deals with the analysis and design of Low phase Noise Local-Oscillator(LO) sources suitable for backhauling applications on the frequencies 30-38GHz. The LO is intended to be used in a low-IF architecture for low order modulations (2-3 bits/symbol). This work was developed in collaboration with NXP Semiconductorsat CAEN, France, within the project RF2THz of the European program CATRENE.The original contributions in this work include a rigorous study of the 1/f2 phasenoise characteristics of the VCO (bipolar cross-coupled pair Voltage-Controlled-Oscillator) with the oscillating frequency. Key factors in the design of VCOs such as tuning range and the tank load given by the cross-coupled pair are considered in the analysis. The study reveals that as the frequency scales, the VCO passes through two different zones, named the QL-limited and the QC-limited region, that results from the dependence of the resonator quality factor on its inductive part (for low oscillating frequencies) and its capacitive part (for high oscillating frequencies). Moreover, the impact of the tuning range on the 1/f2 phase noise evolution was captured by using a classical circuit based on an AC-coupled varactor and a MiM capacitor. Simple and accurate equations were derived for the circuit parameters in order to achieve a desired central frequency with the required capacitance variation. For this circuit, it is demonstrated (and verified through circuit simulations) that the lowest quality factor scenario can be associated to the time-constant of a lossy capacitor. The latter allows to estimate easily the minimum quality factor of the capacitive part of the VCO LC tank, for a given tuning range, as a function of the oscillating frequency. In a similar way, and based on a small signal analysis, the time-constant of the output capacitance of the bipolar cross-coupled pair was derived. Interesting, this time constant shows a constant behavior over a wide frequency range, thereby allowing to estimate easily its quality factor. This study set the bases for an analytical framework that enables the evaluation of the 1/f2 phase noise performances of local oscillator sources working either on fundamental,super-harmonic or sub-harmonic mode. The superiority in terms of 1/f2 phase noise of local oscillators based on sub-harmonic oscillators is thus demonstrated and simple equations are derived to determine the maximum performance and the conditions on which this can be achieved. Finally, a signal generation system intended for a low-IF point-to-point fixed radio system in the Ka-Band band is thus designed and verified through prototype measurements.The system is composed by a sub-harmonic VCO followed by an injectionlocked frequency tripler (ILFT) and it is designed in a 0.25m BiCMOS SiGe:C technology. The ILFT implements a cascode current-biased common emitter configuration that exploits the second harmonic of the VCO to enhance the efficiency in the generation of the injecting signal responsible for the ILFT locking. At 30.8GHz, the system achieves a phase noise of -112dBc/Hz at 1MHz offset. The total current consumption is 38mA for a supply voltage of 2.5V. A second prototype is designed for a multiband LO generation, providing thus three RF outputs at 18GHz, 34GHz and 68GHz. With a measured tuning range of 10% for each RF output, the measured phase noise at 1MHz is -113dBc/Hz, -107dBc/Hz and -100dBc/Hz respectively.

This paper presents an overview of the research work currently being performed within the frame of project DAAB and its successor DAAB-TX towards the integration of ultra-wideband transceivers operating at mm-wave frequencies and capable of data rates up to 100 Gbits–¹. Two basic systemarchitectures are being considered: integrating a broadband antenna with a distributed amplifier and integrate antennas centered at adjacent frequencies with broadband active combiners or dividers. The paper discusses in detail the design of such systems and their components, fromthe distributed amplifiers and combiners, to the broadband silicon antennas and their single-chip integration. All components are designed for fabrication in a commercially available SiGe:C BiCMOS technology. The presented results represent the state of the art in their respective areas: 170 GHz is the highest reported bandwidth for distributed amplifiers integrated in Silicon; 89 GHz is the widest reported bandwidth for integrated-system antennas; the simulated performance of the two antenna integrated receiver spans 105 GHz centered at 148GHz, which would improve the state of the art by a factor in excess of 4 even against III-V implementations, if confirmed by measurements.

A K-band integrated super-regenerative amplifier (SRA) in a 130nm SiGe BiCMOS technology is designed and characterized. The circuit is based on a novel stacked transistor differential cross-coupled oscillator topology, with a controllable tail current for quenching the oscillations. The fabricated integrated circuit (IC) occupies an area of 0.63mm2, and operates at the free-running center frequency of 25.3 GHz. Characterization results show circuit operation from a minimum input power level required for a phase coherent output as −110 dBm, and the input power level corresponding to the linear to logarithmic mode transition of −85 dBm, the lowest reported for K-band integrated logarithmic mode SRAs to date to the knowledge of the authors. The measured output power is 7.8dBm into a 100 differential load. The power consumption of the circuit is 110mW with no quench signal applied, and 38mW with 30 % duty cycle quenching. The quench waveform designed for the reported measurement result is also discussed.

This study presents a novel frequency modulated continuous wave (FMCW) radar system based on sub-harmonic generation, where a 24 GHz frequency divider-by-10 is used as an active reflector tag. A practical prototype is designed and fabricated on a GF45nm-Silicon on Insulator (SOI) technology for the 24 GHz building blocks, while a GF0.18 μm 7WL Bipolar Complementary Metal Oxide Semiconductor (BiCMOS) technology was used for the 2.4 GHz receiver and baseband. System measurement results show that as opposed to conventional primary radars, the proposed system is immune to strong multi-path interferences resulting from direct reflections of the interrogating signal. The system achieves a ranging precision of 3.7 mm with loop measurements. Moreover, when measured in an indoor environment, the ranging results show a ranging precision and accuracy of 5.8 and 22.3 cm, respectively, which outperform other FMCW radars in the literature.

Extreme environments pose major obstacles for electronics in the form of extremely wide temperature ranges and hazardous radiation. The most common mitigation procedures involve extensive shielding and temperature control or complete displacement from the environment with high costs in weight, power, volume, and performance. There has been a shift away from these solutions and towards distributed, in-environment electronic systems. However, for this methodology to be viable, the requirements of heavy radiation shielding and temperature control have to be lessened or eliminated. This work gained new understanding of the best practices in analog circuit design for extreme environments. Major accomplishments included the over-temperature -180 C to +120 C and radiation validation of the SiGe Remote Electronics Unit, a first of its kind, 16 channel, sensor interface for unshielded operation in the Lunar environment, the design of two wide-temperature (-180 C to +120 C), total-ionizing-dose hardened, wireline transceivers for the Lunar environment, the low-frequency-noise characterization of a second-generation BiCMOS process from 300 K down to 90 K, the explanation of the physical mechanisms behind the single-event transient response of cascode structures in a 45 nm, SOI, radio-frequency, CMOS technology, the analysis of the single-event transient response of differential structures in a 32 nm, SOI, RF, CMOS technology, and the prediction of scaling trends of single-event effects in SOI CMOS technologies.

L'intégration des circuits est au centre de l'enjeu lié à la réduction de l'encombrement et des coûts de fabrication des systèmes de télécommunication. Dans les systèmes d'émission et de réception, la génération de fréquence issue de l'oscillateur local va permettre la transposition du signal modulé autour de la porteuse vers une fréquence intermédiaire ou vers le signal en bande de base (et inversement pour l'émetteur). La synthèse de fréquence est généralement assurée par une boucle à verrouillage de phase (PLL). L'objectif de ce travail de thèse consiste à réaliser une PLL fractionnaire intégrée en bande X (8 GHz-12 GHz) en technologie BiCMOS. Dans un premier temps, un démonstrateur de PLL à division entière intégrée est présenté, pour lequel nous décrirons les spécifications et les méthodes. Les différents éléments constitutifs de la PLL numérique sont présentés pour lesquels nous évaluerons les spécifications en bruit. Cette étude permet d'établir un bilan de performances mettant en avant l'enjeu des caractéristiques dynamiques et en bruit lors de la conception d'un oscillateur contrôlé en tension. L'étude et la conception de l'oscillateur contrôlé en tension constituent l'objet du second chapitre. Les principes fondamentaux de la conception d'un oscillateur en technologie monolithique sont présentés. La nécessité de simuler correctement les performances du circuit, et tout particulièrement le bruit de phase, est mise en avant. La conception de deux oscillateurs contrôlés en tension est présentée (une topologie parallèle et une topologie série). La méthodologie de conception met en avant la prépondérance du phénomène de conversion de la source de bruit en courant sur la jonction base-émetteur du transistor : l'optimisation du bruit de phase est basée sur la minimisation de cette conversion. Sur la base de l'identification et de la localisation de la source de bruit prépondérante responsable du bruit de phase, nous proposons une solution de polarisation hybride afin de diminuer le bruit de phase en court-circuitant la source de bruit en courant. Une conception d'oscillateur contrôlé en tension à 20 GHz est aussi entreprise sur un concept de topologie push-push permettant d'atteindre un niveau de bruit de phase définissant l'état de l'art pour cette technologie et cette fréquence d'oscillation. Enfin, dans le dernier chapitre, nous étudions la division fractionnaire et décrivons la mise en oeuvre de la PLL toute intégrée : les différents types de circuits de la division fractionnaire sont exposés, et une étude spécifique de la topologie mise en place est présentée. Le bruit de phase de l'ensemble est estimé, mettant en avant la contribution en bruit du filtre qui est particulièrement problématique en solution toute intégrée