Orientador: Sueli Irene Rodrigues Costa / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Computação Cientifica / Made available in DSpace on 2018-07-23T11:40:28Z (GMT). No. of bitstreams: 1 Alves_MarceloMunizSilva_M.pdf: 2107560 bytes, checksum: 6f6290ff4cfa14083f8d89ca2d08a5f5 (MD5) Previous issue date: 1998 / Resumo: Não informado. / Abstract: Not informed. / Mestrado / Mestre em Matemática

Orientador: Elnatan Chagas Ferreira / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-26T07:52:19Z (GMT). No. of bitstreams: 1 Martins_EvandroMazina_D.pdf: 12663095 bytes, checksum: 438eee1189b507756777d28043ff55be (MD5) Previous issue date: 1999 / Resumo: Na arquitetura duplo "folding" com interpolação, os bits mais significativos são determinados pela quantização do sinal de entrada usando um circuito "folding" e os bits menos significativos são obtidos pela técnica de interpolação. A maioria das soluções empregadas para implementar uma técnica de interpolação utiliza a interpolação resistiva ou uma técnica de interpolação por divisão de corrente (com transistores NMOS). Estas técnicas de interpolação têm alguns aspectos indesejáveis. Alternativamente, este trabalho propõe fazer a interpolação no circuito de "folding encoder" e nos "latches" mestre do conversor A/D. Os resultados mostraram que a nova técnica de interpolação pennite construir conversores A/D de 8 bits, porém é necessário cuidados especiais na detenninação das áreas dos transistores que fazem a interpolação dupla. Nos conversores A/D tipo duplo "folding", um conjunto de alguns "latches" mestre-escravo transforma a informação analógica interpolada em um código circular. Um erro de decisão em um "latch" mestre-escravo pode causar erro no código circular (denominado erro de bolha). Técnicas de correção de erro detectam e corrigem os erros de bolha, melhorando a razão de erro do conversor A/D. Este trabalho também propõe e descreve um novo método para a técnica digital de correção de erro que detecta e corrige erros de bolha durante a detecção da transição de zero para um do código circular. Além disso, este trabalho propõe uma nova topologia para o conversor A/D que permite diminuir a complexidade do circuito e o consumo de potência, com a conseqüente redução da área do "chip" / Abstract: In a double folding architecture with interpolation, the most significant bits are determined by the quantization of input signal using a folding circuit and the least significant bits are obtained by interpolation technique. Most of the solutions employed to implement an interpolation technique use a resistive interpolation or a current division interpolation technique (with NMOS transistor). These interpolation techniques have some undesirable features. Alternatively, this work proposes to make the interpolation in the folding encoder circuit and in the master latches of the A/D converter. The results showed that the new interpolation technique allows to build A/D converters of 8 bits, even so it is necessary special care in the determination of the areas of the transistors that make the double interpolation. In double folding A/D converters, a set of some master-slave latches transforms the interpolated analog information into circular code. A decision error in a master-slave latch may cause error in the circular code (the so-called bubble error). Error correction techniques detect and correct bubble errors improving the error rate of the A/D converter. This work also proposes and describes a new method for digital error correction technique that detects and corrects bubble errors during the transition detection from zero to one for circular code. Furthermore, this work proposes a new topology for the A/D converter that allows the decrease of circuit complexity and of the potency consumption, with the consequent reduction of the area of the " chip" / Doutorado / Doutor em Engenharia Elétrica

Orientador: Renato Baldini Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-27T03:54:21Z (GMT). No. of bitstreams: 1 Oliveira_CarlosHenriqueRodriguesde_M.pdf: 4727410 bytes, checksum: c3f9681d50f756158bfe6a80d8b3403e (MD5) Previous issue date: 2000 / Resumo: Este trabalho apresenta propostas alternativas de codificação de canal para o sistema móvel TDMAjI8-136. As comparações destes sistemas de codificação de bloco com o contido na recomendação 18-136 são feitas através de curvas de desempenho (BER x 8NR) obtidas por simulação computacional. Os sistemas são analisados em canais AWGN com e sem desvanecimento Rayleigh. A decodificação por treliça de códigos de bloco é realizada com decisão abrupta e suave / Abstract: This work presents alternative channel encoding schemes to the TDMAj1S-136 mobile system. The comparisons of these block code systems with that contained in the 1S-136 Recommendation have been made by computer simulation in terms of the Bit Error Rate (BER) as a function ofthe Signal-to-Noise Ratio (SNR). The system performance is evaluated in AWGN channel with and without Rayleigh fading. The trellis decoding of block codes is made with hard and soft-decision / Mestrado / Mestre em Engenharia Elétrica

Orientador : Jaime Portugheis / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-28T02:53:21Z (GMT). No. of bitstreams: 1 Pellenz_MarceloEduardo_D.pdf: 3061332 bytes, checksum: 4fb09b1c9101e5532383fceac0656f10 (MD5) Previous issue date: 2000 / Doutorado

Orientador : Reginaldo Palazzo Jr / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-28T20:04:30Z (GMT). No. of bitstreams: 1 Valenca_RaquelDutra_M.pdf: 606132 bytes, checksum: 0deb4ce00ddceb3d8ce51ed95dfca0a0 (MD5) Previous issue date: 2001 / Mestrado

Orientador: Reginaldo Palazzo Junior / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-12T20:22:38Z (GMT). No. of bitstreams: 1 Santos_PolyaneAlves_M.pdf: 825808 bytes, checksum: f4b4d556a54cfca0cb0a84dd5e07a7a3 (MD5) Previous issue date: 2008 / Resumo: A proposta de um sistema criptográfico de chave pública que utiliza códigos convolucionais de memória-unitária clássicos e quânticos apresentada neste trabalho, está baseada na utilização de transformações armadilha que, ao serem aplicadas as submatrizes reduzem a capacidade de correção de erros do código. Este processo proporciona um aumento no grau de privacidade da informação a ser enviada devido a dois fatores: para a determinação de códigos ótimos de memória unitária è necessário resolver o Problema da Mochila e a redução da capacidade de correção de erro dos códigos ocasionada pelo embaralhamento das colunas das submatrizes geradoras. São também apresentados neste trabalho, novos códigos convolucionais quânticos concatenados [(4, 1, 3)]. / Abstract: The proposal of a cryptographic system of public key that uses classical and quantum convolutional codes of unit-memory presented in this work, is based on the use of trapdoors functions which when applied to submatrices reduce the capacity of correction of errors of the code. This process gives us an increase in the degree of privacy of information being sent, because of two factors, namely: to establish good unit-memory codes is necessary to solve the knapsack problem, and the reduction of the capacity of correcting errors of codes provided by scrambling the columns of generating submatrices. We also present in this work, news quantum convolutional codes [(4, 1, 3)]. / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

Orientador: Renato Baldini Filho / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e Computação / Made available in DSpace on 2018-08-09T16:51:44Z (GMT). No. of bitstreams: 1 Barros_JosedaSilva_D.pdf: 1113624 bytes, checksum: cc495e9ad5340bd9733b8eccf46332d8 (MD5) Previous issue date: 2007 / Resumo: Neste trabalho apresentamos classes de códigos turbo não binários definidos sobre os campos e anéis de inteiros. Os códigos turbo multiníveis convencionais consistem em dois códigos componentes RSC M-ários, concatenados via um entrelaçador aleatório de N símbolos e com símbolos codificados transmitidos através da modulação M-PSK. Os códigos turbo híbridos multiníveis consistem em dois códigos componentes RSC, não necessariamente definidos sobre o mesmo alfabeto. Os codificadores componentes são separados por um entrelaçador e os símbolos codificados transmitidos através de um esquema híbrido de modulação PSK. O algoritmo de decodificação iterativa de máximo a posteriori, usado para decodificar os códigos concatenados binários, pode ser estendido para a classe dos códigos turbo não binários. Os resultados das simulações mostram que os códigos turbo híbridos multiníveis apresentam melhor desempenho, error floor mais baixo e menor complexidade de codificação e decodificação que os códigos turbo M-ários convencionais. Já os códigos turbo multiníveis M-ários são mais eficientes que os códigos turbo binários padrão / Abstract: This work presents classes of non-binary codes defined over rings and fields of integers. The conventional multilevel turbo codes consist of two M-ary RSC component codes concatenated via a random N-symbol interleaver and with encoded symbols are transmitted using a M-PSK modulation. The hybrid multilevel turbo codes consist of two RSC component codes, defined on different alphabets. The component encoder are separated by a interleaver and the encoder symbols are transmitted utilizing a hybrid M-PSK scheme. The iterative binary decoding algorithm is a maximum a posteriori scheme, which can be extended to the class of the non-binary turbo codes. The results of the simulations show that the hybrid multilevel turbo codes present better performance, lower error floor and lower encoding and decoding complexities than the M-ary conventional turbo codes. Moreover, the M-ary multilevel turbo codes are more efficient than the standard binary turbo codes / Doutorado / Engenharia de Computação / Doutor em Engenharia Elétrica

Orientador: Jaime Portugheis / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-15T19:30:44Z (GMT). No. of bitstreams: 1 Andrade_Alexandrede_D.pdf: 5191552 bytes, checksum: ae675c28ea93ab3a91655042f4cd13d1 (MD5) Previous issue date: 2010 / Resumo: Esta tese aborda métodos de estimação probabilística em sistemas de comunicações usando a teoria de grafos-fatores e seu algoritmo genérico soma-produto. Estas ferramentas são atualmente reconhecidas como um ambiente ideal para derivar vários esquemas de decodificação/ estimação, e também integrar modelos de componentes típicos num sistema de comunicação para melhor desempenho do processo de recepção. Mais genericamente, são adequadas para projetos de receptores unificados. Além disso, vários esquemas de decodificação conjunta fonte/canal podem ser contextualizados neste ambiente. Partimos de uma revisão geral da teoria grafos-fatores e do algoritmo soma-produto de forma abrangente e inserindo os fundamentos matemáticos relacionados. Na sequência aplicamos estes conceitos a sistemas de comunicações. Focamos em sistemas de grafos com ciclos, que são de grande interesse e que resultam na versão iterativa do algoritmo somaproduto, onde cronogramas de execução devem ser arbitrados eficientemente. Descrevemos a decodificação turbo seguindo esquemas de grafos-fatores normais e causais, a forma mais apropriada para a descrição e análise de cronogramas. A partir desta formulação, estudamos o caso da decodificação turbo na sua variante não-bloco, com entrelaçadores periódicos e decodificação contínua/causal. Apresentamos um cronograma completo do algoritmo soma-produto para este caso, mostrando vantagens práticas em relação ao proposto na literatura, sobretudo em relação a sua implementação. Na última parte da tese, apresentamos um estudo da aplicação de grafos-fatores no problema de decodificação iterativa conjunta fonte/canal. Partimos de um modelo genérico de fonte com memória, discreta no tempo e contínua em amplitude, consideramos quantização vetorial e tratamos o problema da decodificação iterativa conjunta integrando modelos destes componentes com o resto do sistema. Alguns resultados de simulações computacionais para os esquemas propostos são apresentados / Abstract: The present thesis deals with probabilistic inference methods for communication systems described by the unifying framework of factor graphs and the general elimination algorithm, the so called sum-product algorithm. These exceedingly general tools are understood as a state of the art environment to build many decoding schemes, and to model typical components for a joint efficient inference at reception. More generally, is a suitable framework to unified receiver designs. Additionally, some joint source channel decoding schemes can also be proper modeled under this context. We start with a review of this framework and related mathematical topics. Thereafter, we particularize to cases of interest, like typical communication systems. This framework gives powerful insights into the structures of multivariate constrained systems and shows how distributed probabilistic inferences can be performed, as shown for typical communication systems with a standard channel encoder. Systems represented by fator graphs with cycles are the most relevant. For the iterative version of the sum-product algorithm, a calculation schedule has to be efficiently chosen. We review the turbo decoding scheme for the classical turbo code using a normal and causal factor graph realization, providing an environment for scheduling descriptions. Then, we approach the non-block turbo decoding version (stream-oriented turbo codes), where general periodic and causal interleavers can be used and continuous decoding schemes are required. We present a full decoding sum-product schedule for this case, with pratical improvements over the usual non-graphical decoding scheme. In the last part of this thesis, we address the joint source channel decoding problem using the factor-graph framework. Starting from a general source model, linear discrete time series, we consider straight vectorial quantization. Instead of trying to remove redundancy, we go in the direction of building decoding schemes that explore this redundancy from source model and quantizer map.We analyse cases when iterative decoding can be performed taking these elements into account in a proper way. Some simulation on the proposed schemes are presented / Doutorado / Telecomunicações e Telemática / Doutor em Engenharia Elétrica

Orientadores: Reginaldo Palazzo Junior, Carlile Campos Lavor / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-11T22:44:54Z (GMT). No. of bitstreams: 1 LaGuardia_GiulianoGadioli_D.pdf: 1126065 bytes, checksum: c3ad65915db4e87e1752adbbbbef2841 (MD5) Previous issue date: 2008 / Resumo: Como principais contribuições desta tese, apresentamos novos métodos de construção que geram novas famílias de códigos quânticos CSS. As construções são baseadas em códigos cíclicos (clássicos) BCH, Reed-Solomon, Reed-Muller, Resíduos quadráticos e também nos códigos derivados do produto tensorial de dois códigos Reed-Solomon. Os principais códigos quânticos construídos neste trabalho, em termos de parâmetros, são os derivados dos códigos BCH clássicos. Além disso, estudamos as condições necessárias para analisar as situações nas quais os códigos cíclicos quânticos (clássicos) são códigos MDS (do inglês, Maximum- Distance-Separable codes). Apresentamos, também, novas conexões entre a teoria de matróides e a teoria dos códigos quânticos CSS, que acreditamos serem as primeiras conexões entre tais teorias. Mais especificamente, demonstramos que a função enumeradora de pesos de um código quântico CSS é uma avaliação do polinômio de Tutte da soma direta dos matróides originados a partir dos códigos clássicos utilizados na construção CSS. / Abstract: This thesis proposes, as the main contributions, constructions method of new families of quantum CSS codes. These constructions are based on classical cyclic codes of the types BCH, Reed-Solomon, Reed-Muller, Quadratic Residue and also are based on product codes of classical Reed-Solomon codes. The main family of quantum codes constructed in this work, i. e., quantum codes having better parameters, are the ones derived from classical BCH codes. Moreover, we present some new conditions in which quantum CSS cyclic codes are quantumMDS codes. In addition, we provide the elements to connect matroid theory and quantum coding theory. More specifically, we show that the weight enumerator of a CSS quantum code is equivalent to evaluating the Tutte polynomial of the direct sum of the matroid associated to the classical codes used in the CSS construction. / Doutorado / Telecomunicações e Telemática / Doutor em Engenharia Elétrica

Orientador: Jaime Portugheis / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e Computação / Made available in DSpace on 2018-08-11T22:42:49Z (GMT). No. of bitstreams: 1 Marinho_RafaeldeSousa_M.pdf: 804635 bytes, checksum: 4aa50f59603e3de640e8d2860980f3c6 (MD5) Previous issue date: 2007 / Resumo: Durante a última década foram desenvolvidas novas ferramentas para o projeto e análise da decodificação iterativa de códigos concatenados. Duas destas ferramentas são: o algoritmo de evolução de densidades de probabilidade (conhecido em inglês como density evolution) e as funções EXIT (do inglês, Extrinsic Information Transfer Functions). As curvas EXIT foram primeiramente desenvolvidas para códigos concatenados paralelos (PCC, do inglês, Parallel Concatenated Codes). Posteriormente, estas curvas foram utilizadas para analisar a decodificação da classe de códigos conhecida como LDPC (do inglês, Low-Density ParityCheck Codes). Como se sabe, o desempenho dos códigos LDPC pode se aproximar bastante da capacidade de canal. Neste trabalho utilizamos as funções EXIT para analisar um sistema de transmissão digital composto pela concatenação serial de um codificador LDPC, um modulador M-APSK e um codificador diferencial. O canal considerado é o AWGN não-coerente de bloco. O processo de decodificação/demodulação é descrito através de um algoritmo iterativo baseado em um grafo-fator. Da análise concluímos que códigos LDPC regulares possuem um bom desempenho, mas ainda estão afastados da capacidade de canal. / Abstract: Late 1990s, new tools for evalution and design of iterative decoding of concatenated codes were developed. Two of these tools are: the density evolution algorithm and the EXlT charts. The EXlT charts were first developed for Parallel Concatenated Codes (PCC) and then used for evaluating the decoding process of Low-Density Parity-Check codes (LDPC Codes). As already known, the LDPC codes perform dose to channel capacity limits. ln this work we use the EXlT Charts to evaluate a digital transmission system com posed by the concatenation of a LDPC encoder, a M-APSK modulator and a diferencial encoder. The channel considered is an AWGN block noncoherent channel and the decoding/demodulating process is described through an iterative algorithm based on a factor graph. The analisys of this system we condude that LDPC codes have good performance, but are still far from channel capacity. / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica