Nesta tese analisamos o comportamento dinâmico, no espaço elos parâmetros, ele duas versões elo circuito eletrônico Double Scroll, descritas por sistemas, não integráveis, de equações diferenciais lineares por partes. A diferença entre esses circuitos reside na curva característica ela resistência negativa, uma contínua e a outra descontínua. O circuito Double Scroll é conhecido por apresentar comportamento caótico associado à existência ele órbitas homoclínicas. Desenvolvemos métodos numéricos para identificar distintos atratores periódicos e caóticos nesses circuitos. Realizamos um estudo completo elas variedades que esses sistemas apresentam, onde demonstramos que o circuito descontínuo não pode formar órbitas homoclínicas. Desenvolvemos um método geral para obter órbitas homoclínicas e heteroclínicas em sistemas lineares por partes. Esse método foi utilizado no circuito contínuo para identificar famílias ele órbitas homoclínicas no espaço elos parâmetros. Fazemos um estudo teórico sobre as órbitas homoclínicas, baseado no teorema ele Shilnikov, e determinamos a lei ele escala geral que descreve as acumulações elas infinitas órbitas homoclínicas no espaço elos parâmetros. Utilizando o método ele detecção ele órbitas homoclínicas, comprovamos, em distintos tipos ele órbitas homoclínicas, a validade dessa lei para o circuito Double Scroll contínuo. Além do mais, através da geometria apresentada pelas famílias ele órbitas homoclínicas que identificamos e ela teoria que permitiu demonstrar a lei ele escala, mostramos a existência ele estruturas ele órbitas homoclínicas que explicam o cenário homoclínico do espaço elos parâmetros. Essas estruturas estão presentes em todos os sistemas para os quais o teorema ele Shilnikov se aplica. Finalmente, sugerimos três experimentos para verificar a existência dessas órbitas e a relação delas com a dinâmica elo sistema. / In this thesis we study the dynamic behavior, in the parameter space, of two versions of the Double Scroll electronic circuit, whose flows are represented by piecewise non integrable systems. The difference between these circuits is the characteristic curves of the negative resistance, one continuous and the other discontinuous. The Double Scroll circuit is known to present chaotic behavior associated to the existence of homoclinic orbits. We develop numerical methods to identify periodic and chaotic attractors in these circuits. We present a complete study of these systems manifolds and demonstrate that the discontinuous circuit cannot form homoclinic orbits. We develop a general method to obtain homoclinic and heteroclinic orbits in piecewise linear systems. This method was used in the continuous circuit to identify homoclinic orbit families in the parameter space. We develop a theoretical study about the homoclinic orbits based on the Shilnikov theorem, determining a general scaling law that describes the accumulations of the infinity homoclinic orbits in the parameter space. Using the detecting homoclinic orbits method, we show the validity of this law for the continuous Double Scroll circuit. Moreover, combining the geometry of the homoclinic or bit families with the scaling law, we show the existence of homoclinic orbits structures of the homoclinic orbits that explain the homoclinic scenario in the parameter space. These structures are present in all systems for which we can apply the Shilnikov theorem. Finally, we suggest three experiments to verify the existence of these orbits and their relation with the system dynamics.

Os principais objetos de estudo neste trabalho são os números de Ramsey para circuitos e o lema da regularidade de Szemerédi. Dados grafos $L_1, \\ldots, L_k$, o número de Ramsey $R(L_1,\\ldots,L_k)$ é o menor inteiro $N$ tal que, para qualquer coloração com $k$ cores das arestas do grafo completo com $N$ vértices, existe uma cor $i$ para a qual a classe de cor correspondente contém $L_i$ como um subgrafo. Estaremos especialmente interessados no caso em que os grafos $L_i$ são circuitos. Obtemos um resultado original solucionando o caso em que $k=3$ e $L_i$ são circuitos pares de mesmo tamanho. / The main objects of interest in this work are the Ramsey numbers for cycles and the Szemerédi regularity lemma. For graphs $L_1, \\ldots, L_k$, the Ramsey number $R(L_1, \\ldots,L_k)$ is the minimum integer $N$ such that for any edge-coloring of the complete graph with~$N$ vertices by $k$ colors there exists a color $i$ for which the corresponding color class contains~$L_i$ as a subgraph. We are specially interested in the case where the graphs $L_i$ are cycles. We obtained an original result solving the case where $k=3$ and $L_i$ are even cycles of the same length.

Neste trabalho são apresentados os resultados obtidos no desenvolvimento de uma unidade de controle para motores de combustão interna (UCM). A unidade foi desenvolvida com o intuito de facilitar os estudos de motores, por ser um sistema flexível e acessível. Para cálculos de rotinas de controle e acionamento de atuadores são utilizados, respectivamente, um microcontrolador e um FPGA, sendo que ambos são componentes de fácil obtenção e utilizados em placas de prototipagem encontradas no mercado (Arduino Due e Xula 2). O uso de um FPGA para executar o comando de atuadores se deve à alta velocidade de processamento, processamento paralelo e grande quantidade de portas digitais disponíveis, o que permite facilidade na expansão do sistema para comandos de múltiplos atuadores e o sincronismo desses com o sistema mecânico. O microcontrolador fica encarregado de executar as rotinas de cálculos que não exigem exato sincronismo, como rotinas de controle e comunicação com periféricos. A planta escolhida para ensaios da UCM é um motor ciclo Otto a álcool de 4 cilindros e 1.6 litros, com injeção multiponto. Ensaios foram realizados com o protótipo final e englobaram somente o controle do sistema de ignição do motor devido à facilidade de controle utilizando-se somente um parâmetro de entrada (velocidade) e devido ao controle de quantidade de combustível ser similar e utilizar as mesmas partes de código que o sistema de ignição. / In this work is presented the development of a flexible and accessible engine control unit for research purposes. For the calculations of the control routines and to drive the actuators synchronously, are used respectively, a microcontroller and an FPGA. The integrated circuits selected are easily accessible and are used in common prototyping boards found on the market (Arduino Due and Xula 2). The use of an FPGA to control the activation of the actuators is due the high speed, parallel processing and the large number of IOs, which allows the easy expansion of the system to drive more actuators, synchronized or not, with the mechanical system. The microcontroller calculates the routines that dont need an exact synchronism of the electronic system with the mechanical system, like control routines and communication tasks. The selected mechanical system for tests is a 1.6 Liter Otto engine with multipoint fuel injection and is powered with ethanol. Tests were conducted using the final board prototype only for the ignition system, because of the easy of control using a few parameters, and because ignition FPGAs code is almost the same used to drive fuel injection actuators.

En la presente tesis se plantea la importancia de la telemetría en el control de señales biomédicas y se diseña el prototipo de un módulo de transmisión RF para señales electrocardiográficas (ECG). El diseño presentado abarca desde la digitalización de la señal y su transmisión en radiofrecuencia hasta su recepción y visualización en un software supervisor. En la realización de pruebas se emplean equipos para amplificar la señal ECG (que está en el orden de los milivoltios) a un rango de voltaje adecuado para su digitalización. Se hace énfasis en que no se abarca la etapa de adquisición de la señal sino que se asume que la señal está amplificada. / Tesis

El uso de las imágenes médicas en el diagnóstico clínico es cada vez mayor. Dentro de todas las técnicas que existen para generar imágenes del interior del cuerpo, el ultrasonido es una de las que más se utilizan. Pero los equipos que trabajan con ultrasonido poseen precios elevados. Por eso, lo que se busca es desarrollar tecnologías que permitan trabajar con ultrasonidos a un menor costo. Existe un trabajo de tesis previo, pero actualmente el equipo que se desarrolló, no se encuentra en funcionamiento. Por eso, el objetivo de la presente tesis es rediseñar, construir y verificar el funcionamiento de un circuito receptor de señales de ultrasonido que toma como base este trabajo previo. Básicamente se buscó incrementar las potencialidades de este equipo previo como son la frecuencia de muestreo, la resolución de bits y la capacidad de almacenamiento del mismo. También se verificará que el ancho de banda de la señal de entrada del circuito sea de por lo menos 10 MHz y se obtenga una ganancia de 20 a 40 dB. / Tesis

El presente proyecto de tesis busca ampliar la aplicación de la electrónica digital fusionando el área de Electricidad con la de Comunicaciones y desarrollando un Sistema de control digital basado en la tecnología del microcontrolador ATmega128 de la compañía ATMEL y del circuito integrado ADE7758 de Analog Devices, que además posea la lógica adecuada para la medición trifásica de parámetros eléctricos y permita la comunicación a redes de datos. / Tesis

Actualmente existen diversas tecnologías de iluminación, pero ninguna tan versátil y eficiente como la de estado sólido, o LED (Diodo Emisor de Luz). Aparte de esto, los LEDs poseen un largo tiempo de vida y pueden ser controlados fácilmente con la finalidad de crear efectos de iluminación. En los países denominados del primer mundo esta tecnología se encuentra ampliamente difundida, en el nuestro, aún no es muy conocida, ni tomada en cuenta para las distintas aplicaciones que se puedan encontrar. Es por ello que se plantea el diseño de un sistema de iluminación con LEDs para el edificio McGregor, ubicado en la Pontificia Universidad Católica del Perú (PUCP). Con la finalidad de que éste asegure características tales como: alta eficiencia, ahorro de energía, largo tiempo de vida y la posibilidad de crear efectos de iluminación. Luego de un análisis, se ha pensado en distribuir este sistema de iluminación en cuatro subsistemas, los cuales son: subsistema de alimentación, subsistema de control (Incluye programación y comunicación), subsistema de circuitos de excitación de LEDs y subsistema de luminarias para LEDs. Los dos últimos subsistemas fueron diseñados y validados en una tesis previa, por lo tanto esta tesis abarcará el diseño de los dos primeros subsistemas: alimentación y control. Queda en evidencia que los objetivos de esta tesis serán el diseño de una fuente de alimentación y el diseño de un protocolo de comunicación y control que permita crear efectos de iluminación. En el capítulo 1 se encontrará información general e introductoria a la tecnología LED, así como un resumen de lo alcanzado en la tesis previa en la cual se desarrollaron los subsistemas de luminarias y circuitos de excitación. En el capítulo 2 se encontrará información más concisa y relevante de acuerdo a los objetivos de esta tesis, ya que en éste se trataran los temas de fuentes de alimentación, protocolos de comunicación y microcontroladores. En el capítulo 3 se podrá apreciar el diseño realizado tanto para el subsistema de alimentación como para el subsistema de control y comunicación. Finalmente en el capítulo 4 se encontrará el resultado de las simulaciones para el subsistema de control y comunicación mediante software y la implementación de un pequeño módulo de comunicación. / Tesis

El presente trabajo de tesis consiste en el diseño de un circuito integrado CMOS que varía la impedancia del receptor de un enlace inductivo para una interface neuronal implantada con el fin de generar una variación de voltaje en el circuito emisor de esta. Este diseño se basó básicamente en la conmutación de valores de condensadores para generar la variación de voltaje en el emisor mediante la activación o desactivación de transistores los cuales funcionan como llave. A la entrada de estos transistores se implantaron unos buffer, los cuales mejoran la transición de voltaje y los tiempos de propagación de las señales. Se realizó el diseño del esquemático del circuito así como el diseño del layout mediante el software EDA (ElectronicDesignAutomation) CADENCE. El esquemático fue desarrollado considerando dispositivos de la tecnología denominada AMS0.35. Esta tecnología pertenece a la compañía AMS y permite la fabricación de transistores MOSFET con canales de 350 nm de longitud mínima. Para la elaboración del layout se utilizó la herramienta Layout XL de Cadence y se utilizó la herramienta ASSURA para validar cada uno de los bloques. En el diseño de los layout se corroboro el uso de las reglas de diseño con la herramienta DRC (Design Rule Check), la equivalencia entre el esquemático y el layout con la herramienta LVS (Layout Versus Schematic) y finalmente la extracción de elementos parásitos usando la herramienta Assura QRC. Se convalido el funcionamiento del circuito y el cumplimiento de los requerimientos mediante simulaciones. Los resultados más destacables son los de potencia en el cual obtuvimos un valor de 167.2uW, juntos con los resultados de modulación teniendo 4 bits o 16 números para realizar la conmutación y así poder tener 16 amplitudes diferentes en el emisor, los tiempos de propagación obtenidos de 618.5ps y 660ps.El área total del circuito modulador fue de 0.0942mm2. / Tesis

La presente tesis consiste en el desarrollo de un prototipo de red de cruce, la cual tendrá características tales como el ser de 3 vías, con salidas para bajos, medios y agudos; el implementar más de un tipo de alineamiento, los cuales serán de tipo Butterworth y Linkwitz - Riley hasta cuarto orden; y el de tener frecuencias de corte configurables. Todas estas características la harían compatible con redes de cruce comerciales. El diseño del circuito implementado está basado en bloques de filtros bajo topologías de filtros analógicos, tal como la topología Sallen-Key. Se utiliza para esto amplificadores operacionales con características adecuadas para audio, así como condensadores y potenciómetros digitales. Estos últimos permitirán obtener diferentes frecuencias de corte, así como los dos tipos de alineamientos mencionados. El control de los potenciómetros lo realiza un microcontrolador, el cual identifica mediante pulsadores la función que el usuario desea implementar. La variación del orden de los filtros hasta cuarto orden se consigue mediante la conexión en cascada de bloques de primer y segundo orden que conforman el circuito. Esta conexión se realiza de forma mecánica mediante configuraciones de jumpers. Se implementa el diseño en una tarjeta doble capa y se realizan sobre este pruebas para identificar las respuestas en frecuencia y el espectro de ruido de fondo en cada salida del circuito. La prueba de respuesta en frecuencia permite identificar las diferentes configuraciones de alineamiento, orden y frecuencias de corte programadas; mientras que la medición del espectro del ruido de fondo permite realizar la caracterización Señal a Ruido del Circuito. Los resultados del prototipo son buenos, consiguiéndose errores aceptables para el uso en audio profesional respecto a las funciones implementadas, así como una relación Señal a Ruido adecuada, la cual se optimizó blindando la tarjeta. Se incluye en los anexos sets de mediciones completas que pueden ser de utilidad para personas que en futuros trabajos requieran revisar esta tesis. / Tesis

El presente trabajo de tesis consiste en el dise~no de un circuito ampli cador para ser utilizado en un sistema de adquisici on de se~nales neuronales. La topolog a del dise~no se baso en un ampli cador cascodo plegado completamente diferencial (fully-di erential folded-cascode, FDFC) adaptado a una topolog a de reciclaje (recycling [6]) en la cual se reutilizan corrientes que normalmente no se utilizan en la topolog a convencional. Los requerimientos m as importantes para este dise~no son su baja potencia y peque~na area debido al tipo de aplicaci on al que esta enfocado este trabajo. El bajo ruido referido a la entrada tambi en es un par ametro cr tico ya que el rango de voltaje de las se~nales neuronales pueden tener amplitudes tan peque~nas como 1 V . La tecnolog a en que se realiz o el dise~no es AMS0;35 m en el software CADENCE el cual utiliza el simulador SPECTRE empleando el modelo BSIM3V3. Asimismo, se valid o el buen funcionamiento del circuito mediante las simulaciones correspondientes de circuitos de bancos de pruebas (testbench). Los resultados destacables del ampli cador son su ruido referido a la entrada de 1;59 V , potencia de 105;98 W para una alimentaci on de 3;3V , una ganancia de lazo abierto de 113;7dB, ganancia de lazo cerrado de 45;5dB y un ancho de banda de 7;512kHz. El area total del circuito ampli cador es 0;122mm2. / Tesis