Made available in DSpace on 2014-06-11T19:30:32Z (GMT). No. of bitstreams: 0 Previous issue date: 2009-03-20Bitstream added on 2014-06-13T19:19:27Z : No. of bitstreams: 1 lucks_mb_dr_ilha.pdf: 2462450 bytes, checksum: 86757d12f991c55cad8d80bcd63f9b61 (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Neste trabalho, apresenta-se o desenvolvimento de redes de base radial em tecnologia CMOS. Para tanto, dois circuitos unidimensionais, denominados RBF1 e RBF2, são propostos. Sua funcionalidade é demonstrada por meio de simulações SPICE e também pela sua implementação prática com a utilização de conjuntos de MOSFETs presentes em circuitos integrados comerciais. Demonstra-se também o desenvolvimento dos circuitos para o caso multidimensional, com o uso de simulações SPICE e a implementação de um circuito RBF1 bidimensional. Além disso, são apresentadas versões dos circuitos RBF1 e RBF2 para tecnologia BiCMOS. Os circuitos propostos são utilizados no projeto de redes de base radial bidimensionais em processo CMOS AMS 0.35 μm. No intuito de testar sua funcionalidade, as redes foram simuladas para algumas aplicações, apresentando bons resultados. A questão da quantização no armazenamento dos parâmetros das redes de base radial e da sua influência na aproximação de funções também é tratada na tese. Foram realizadas várias simulações com diferentes níveis de quantização para algumas tarefas de aproximação de funções. Os resultados obtidos mostram que, mesmo com uma quantização severa, as redes apresentam a capacidade de aproximação de funções, porém de maneira limitada, ou seja, o erro obtido aumenta para um número menor de níveis de quantização. A quantização dos parâmetros diminui o tamanho da memória e a complexidade necessária para armazenar os parâmetros das redes, permitindo a implementação de circuitos compactos e adequados para aplicações de baixo consumo de potência. / In this work, we present the development of radial basis function circuits in CMOS technology. Two one-dimensional circuits, namely RBF1 and RBF2, are proposed for radial basis function realization, and their functionality is demonstrated by SPICE simulations and by their implementation with commercial MOSFET array integrated circuits. Multidimensional capability is demonstrated by the implementation of a bidimensional RBF1 circuit and by SPICE simulation results. In addition, BiCMOS versions are also presented for RBF1 and RBF2. The proposed cells are used in the design of bidimensional radial basis function neural networks in AMS 0.35μm CMOS process. In order to test their functionality, the networks were simulated for some applications with good results achieved. The issue of parameter quantization and its influence on the network function approximation capability is also dealt with in this dissertation. We carried out several simulations with different levels of quantization. The results obtained show that the network presents a capability of learning functions, even with a severe parameter quantization. As expected, the error increases for less bits of quantization. Nevertheless, the parameter quantization decreases the memory size and complexity necessary for network parameter storage, allowing the implementation of compact circuits and being adequate for low power applications.

Esta Tese apresenta os resultados da simulação do transporte eletrônico em três dimensões (3D) no nano dispositivo eletrônico conhecido como “SOI-FinFET”. Este dispositivo é um transistor MOS em tecnologia Silício sobre Isolante – “Silicon-on- Insulator”, SOI – com porta dupla e cujo canal e zonas de fonte e dreno são realizadas em uma estrutura nanométrica vertical de silício chamada de “finger” ou “fin”. Como introdução ao dispositivo em questão, é feita uma revisão básica sobre a tecnologia e transistores SOI e sobre MOSFETs de múltiplas portas. A implementação de um modelo tipo “charge-sheet” para o transistor SOI-MOSFET totalmente depletado e uma modelagem deste dispositivo em altas frequências também é apresentada. A geometria do “fin” é escalada para valores menores do que 100 nm, com uma espessura entre 10 e 20 nm. Um dos objetivos deste trabalho é a definição de parâmetros para o SOI-FinFET que o viabilizem para a tecnologia de 22 nm, com um comprimento efetivo de canal menor do que 20 nm. O transistor FinFET e uma estrutura básica simplificada para simulação numérica em 3D são descritos, sendo utilizados dados de tecnologias atuais de fabricação. São apresentados resultados de simulação numérica 3D (curvas ID-VG, ID-VD, etc.) evidenciando as principais características de funcionamento do FinFET. É analisada a influência da espessura e dopagem do “fin” e do comprimento físico do canal em parâmetros importantes como a tensão de limiar e a inclinação de sublimiar. São consideradas e analisadas duas possibilidades de dopagens da área ativa do “fin”: (1) o caso em que esta pode ser considerada não dopada, sendo baixíssima a probabilidade da presença de dopantes ativos, e (2) o caso de um alto número de dopantes ativos (> 10 é provável). Uma comparação entre dois simuladores numéricos 3D de dispositivos é realizada no intuito de explicitar diferenças entre modelos de simulação e características de descrição de estruturas 3D. São apresentadas e analisadas medidas em dispositivos FinFET experimentais. Dois métodos de extração de resistência série parasita são utilizados em FinFETs simulados e caracterizados experimentalmente. Para finalizar, são resumidas as principais conclusões deste trabalho e são propostos os trabalhos futuros e novas diretivas na pesquisa dos transistores FinFETs. / This thesis presents the results of 3D-numerical simulation of electron transport in double-gate SOI-FinFETs in the decanometer size range. A basic review on the SOI technology and multiple gates MOSFETs is presented. The implementation of a chargesheet model for the fully-depleted SOI-MOSFET and a high frequency modeling of this device are first presented for a planar device topology. The second part of this work deals with FinFETs, a non-planar topology. The geometry of the silicon nano-wire (or “fin”) in this thesis is scaled down well below 100 nm, with fin thickness in the range of 10 to 20 nm. This work addresses the parameters for a viable 22 nm CMOS node, with electrical effective channel lengths below 20 nm. The basic 3D structure of the FinFET transistor is described in detail, then it is simulated with various device structural parameters, and results of 3D-numerical simulation (ID-VG curves, ID-VD, etc.), showing the main features of operation of this device, are presented. The impacts of varying silicon fin thicknesses, physical channel lengths, and silicon fin doping concentration on both the average threshold voltage and the subthreshold slope are investigated. With respect to the doping concentration, the discrete and highly statistical nature of impurity presence in the active area of the nanometer-range fin is considered in two limiting cases: (1) the zero-doping or undoped case, for highly improbable presence of active dopants, and (2) the many-dopants case, or high number (> 10 are probable) of active dopants in the device channel. A comparison between two 3D-numerical device simulators is performed in order to clarify differences between simulation models and features of the description of 3D structures. A structure for SOIFinFETs is optimized, for the undoped fin, showing its applicability for devices with electrical effective channel lengths below 20 nm. SOI-FinFET measurements were performed on experimental devices, analyzed and compared to device simulation results. This thesis uses parasitic resistance extraction methods that are tested in FinFET simulations and measurements. Finally, the main conclusions of this work are summarized and the future work and new directions in the FinFETs research are proposed.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

Orientador: Nobuo Oki / Banca: Carlos Roberto Minussi / Banca: Suely Cunha Amaro Mantovani / Banca: Alberto Martins Jorge / Banca: Marcelo Arturo Jara Perez / Resumo: Neste trabalho, apresenta-se o desenvolvimento de redes de base radial em tecnologia CMOS. Para tanto, dois circuitos unidimensionais, denominados RBF1 e RBF2, são propostos. Sua funcionalidade é demonstrada por meio de simulações SPICE e também pela sua implementação prática com a utilização de conjuntos de MOSFETs presentes em circuitos integrados comerciais. Demonstra-se também o desenvolvimento dos circuitos para o caso multidimensional, com o uso de simulações SPICE e a implementação de um circuito RBF1 bidimensional. Além disso, são apresentadas versões dos circuitos RBF1 e RBF2 para tecnologia BiCMOS. Os circuitos propostos são utilizados no projeto de redes de base radial bidimensionais em processo CMOS AMS 0.35 μm. No intuito de testar sua funcionalidade, as redes foram simuladas para algumas aplicações, apresentando bons resultados. A questão da quantização no armazenamento dos parâmetros das redes de base radial e da sua influência na aproximação de funções também é tratada na tese. Foram realizadas várias simulações com diferentes níveis de quantização para algumas tarefas de aproximação de funções. Os resultados obtidos mostram que, mesmo com uma quantização severa, as redes apresentam a capacidade de aproximação de funções, porém de maneira limitada, ou seja, o erro obtido aumenta para um número menor de níveis de quantização. A quantização dos parâmetros diminui o tamanho da memória e a complexidade necessária para armazenar os parâmetros das redes, permitindo a implementação de circuitos compactos e adequados para aplicações de baixo consumo de potência. / Abstract: In this work, we present the development of radial basis function circuits in CMOS technology. Two one-dimensional circuits, namely RBF1 and RBF2, are proposed for radial basis function realization, and their functionality is demonstrated by SPICE simulations and by their implementation with commercial MOSFET array integrated circuits. Multidimensional capability is demonstrated by the implementation of a bidimensional RBF1 circuit and by SPICE simulation results. In addition, BiCMOS versions are also presented for RBF1 and RBF2. The proposed cells are used in the design of bidimensional radial basis function neural networks in AMS 0.35μm CMOS process. In order to test their functionality, the networks were simulated for some applications with good results achieved. The issue of parameter quantization and its influence on the network function approximation capability is also dealt with in this dissertation. We carried out several simulations with different levels of quantization. The results obtained show that the network presents a capability of learning functions, even with a severe parameter quantization. As expected, the error increases for less bits of quantization. Nevertheless, the parameter quantization decreases the memory size and complexity necessary for network parameter storage, allowing the implementation of compact circuits and being adequate for low power applications. / Doutor

Made available in DSpace on 2013-08-07T18:53:02Z (GMT). No. of bitstreams: 1 000407756-Texto+Completo-0.pdf: 1790642 bytes, checksum: 336376143b2d186c09e1cfa0d540851d (MD5) Previous issue date: 2008 / The constant technology process improvement has remarkably reduced the transistor geometry and power supply levels in the integrated circuits. In high-density circuits operating at low voltage, the memory cells are able to store information with less capacitance, which means that less charge or current is required to store the same data. During the storage period, the data involved are likely to suffer influence of media, such as electromagnetic interference, radiation or even failures of the hardware involved. The fault is characterized as a reversal of one or more bits of data stored in a memory. Consequently, the data might fail, leading to mistakes in the use of these data. One way of solving these problems is the use of error correction codes. An error correction code is, in essence, an organized way to add something extra to every information that you want to store, allowing, the recovery of the same information, detecting and correcting any errors found. Most error correction codes in use are designed to correct random errors, that is, errors that occur independently of the location of other errors. However, in many situations, errors can occur in bursts. Generally, random error correction codes are not efficient for correction of errors in burst, and the reciprocal is also true. From the various methods proposed in the literature for rectifying these two types of errors, the most effective is interleaving. The interleaving is a method that can be implemented both in hardware and in software. This method is mainly made up of a reordering of the bits and runs earlier in the storage memory (interleaver) and in reading, the bits are reordered again, that is, they are placed back into its original position (deinterleaver). This causes an increase in the rate of detection and correction of these errors, because if there is a concentrated interference (burst errors) in a memory, for example, during storage, in the operation of reading, to getting the deinterleaving, errors are exposed in a distributed manner, appearing as random errors to the decoder. This dissertation presents a proposal that combines the use of Error Detection And Correction Codes widely referenced in literature (Hamming, Extended Hamming, Reed-Muller and Matrix) associated with the technique of interleaving applied to hardware, aiming to increase the capacity of detection and correction of burst errors (Concentrated errors). The implementation of bit-flip testing failures, applied to the error correction techniques, showed that association these techniques have been effective also for burst errors. / O constante avanço no processo de fabricação de circuitos integrados tem reduzido drasticamente a geometria dos transistores e os níveis das tensões de alimentação. Em circuitos de alta densidade operando a baixa tensão, as células de memória são capazes de armazenar informação com menos capacitância, o que significa que menos carga ou corrente é necessária para armazenar os mesmos dados. Durante o período de armazenamento, os dados envolvidos estão suscetíveis a sofrerem influência de meio, tais como interferências eletromagnéticas, radiações ou até mesmo falhas do próprio hardware envolvido. A falha é caracterizada como uma inversão de um ou mais bits de um dado armazenado na memória. Conseqüentemente, os dados poderão apresentar falhas, que provocarão erros e comprometerão a utilização destes dados. Uma forma de resolução destes problemas é a utilização de Códigos Corretores de Erros. Um Código Corretor de Erros é, em essência, um modo organizado de acrescentar algum dado adicional a cada informação que se queira armazenar e que permita, ao recuperarmos a mesma, detectar e corrigir os erros encontrados. A maioria dos Códigos Corretores de Erro em uso são desenvolvidos para corrigirem erros aleatórios, isto é, erros que ocorrem de maneira independente da localização de outros erros. Contudo, em muitas situações, os erros podem aparecer em rajadas. De uma maneira geral, Códigos Corretores de Erros aleatórios não se constituem na forma mais adequada e eficiente para correção de erros em rajadas, e a recíproca também é verdadeira. Dos vários métodos propostos pela literatura, para corrigirmos simultaneamente estes dois tipos de erros, o mais efetivo é o Embaralhamento. O Embaralhador é um algoritmo, um método que pode ser implementado tanto em hardware quanto em software. É essencialmente constituído por um reordenamento dos bits e é executado anteriormente ao armazenamento em memória (Embaralhador) e na leitura, os bits são novamente reordenados, ou seja, são colocados novamente em sua posição original (Desembaralhador). Isto provoca um aumento na taxa de detecção e correção destes erros, uma vez que se houver uma interferência concentrada (rajada de erros) em uma memória, por exemplo, durante o armazenamento, na operação de leitura, ao se fazer o desembaralhamento, os erros ficam expostos de forma distribuída, aparecendo como erros aleatórios ao decodificador. Esta dissertação apresenta uma proposta que combina a utilização de Códigos de Detecção e Correção de erros amplamente referenciados na literatura (Hamming, Hamming Estendido, Reed-Muller e Matrix) associados à técnica de Embaralhamento aplicada a Hardware, com o objetivo de aumentar a capacidade de detecção e correção de erros em rajada (erros concentrados). A execução dos testes de injeção de falhas do tipo bit-flip, aplicadas às técnicas corretoras de erros utilizadas nesta dissertação, mostraram que com a associação da técnica de Embaralhamento as mesmas passaram a ser eficientes também para erros em rajadas.

Made available in DSpace on 2013-08-07T18:53:31Z (GMT). No. of bitstreams: 1 000425449-Texto+Completo-0.pdf: 1505039 bytes, checksum: 6f49f42dd2094687edefde36dcdef070 (MD5) Previous issue date: 2010 / Currently it’s possible to observe that the area devoted to memory elements in embedded systems (Systems-on-Chip, SoC) occupies the largest portion of the integrated circuits and due to the advance in Very Deep Sub-Micron (VDSM) technology is possible to integrate millions of transistors on a single area. The high integration causes new types of defects not only during the fabrication, but also during the lifetime of memories. These new challenges require the development of new methodologies to test SRAMs able not only to detect faults associated with functional models in memories, but also associated with resistive-open defects. In this context, the development of more efficient and effective methodologies is extremely important to ensure the quality of the manufacturing process and the field operation. Thus, the objective of this work is to develop an innovative test technique based simultaneously on the coupling of existing March tests with built-in current sensors to monitor static current dissipation. The validation of the test methodology proposed in this work was based on electrical simulations of a SRAM, where resistors were placed into cells to induce abnormal current consumption. Simulations were performed in HSPICE and COSMOS under the Synopsys framework. From the obtained results, we verify the detection capability of the proposed test strategy with respect to permanent faults generated in the SRAM. Clearly, the advantage of the proposed methodology was the reduced test complexity, i. e., the reduced test application time required to detect the target faults in comparison with existing algorithms, while maintaining the same fault coverage. / Atualmente é possível observar que a área dedicada a elementos de memória em sistemas embarcados (Systems-on-Chip, SoC) ocupa a maior porção dos circuitos integrados e com o avanço da tecnologia Very Deep Sub-Micron (VDSM), é possível integrar milhões de transistores em uma única área de silício. O fato desta elevada integração faz com que surjam novos tipos de defeitos durante a fabricação das memórias. Assim estes novos desafios exigem o desenvolvimento de novas metodologias de teste de SRAMs capazes não só de detectarem defeitos associados a modelos funcionais, e também associados a resistive-open defects. Neste contexto, o desenvolvimento de novos e mais eficientes metodologias de teste de memória é extremamente importante para garantir tanto a qualidade do processo de fabricação como o seu correto funcionamento em campo. Assim, o objetivo deste trabalho é desenvolver uma metodologia de teste que combina um algoritmo simplificado de March com sensores on-chip que monitoram o consumo de corrente estática da memória. A avaliação da viabilidade e eficiência da metodologia de teste proposta neste trabalho foi feita baseada em simulações elétricas de modelos de falhas aplicadas a um bloco de SRAM. Estas simulações foram desenvolvidas com HSPICE e CosmosScope em ambiente Synopsys. A partir dos resultados obtidos, foi possível verificar a capacidade de detecção das falhas permanentes modeladas. A vantagem desta metodologia reside no desenvolvimento de um algoritmo híbrido de teste de memórias baseado fundamentalmente nos monitoramentos da tensão (através de elementos March) e da corrente estática (através de sensores de corrente on-chip).O resultado desta combinação é um novo algoritmo de teste de SRAMs menos complexo, isto é, capaz de detectar falhas em menor tempo de teste quando comparado com algoritmos existentes, ao passo que garante a mesma cobertura de falhas.

Esta Tese apresenta os resultados da simulação do transporte eletrônico em três dimensões (3D) no nano dispositivo eletrônico conhecido como “SOI-FinFET”. Este dispositivo é um transistor MOS em tecnologia Silício sobre Isolante – “Silicon-on- Insulator”, SOI – com porta dupla e cujo canal e zonas de fonte e dreno são realizadas em uma estrutura nanométrica vertical de silício chamada de “finger” ou “fin”. Como introdução ao dispositivo em questão, é feita uma revisão básica sobre a tecnologia e transistores SOI e sobre MOSFETs de múltiplas portas. A implementação de um modelo tipo “charge-sheet” para o transistor SOI-MOSFET totalmente depletado e uma modelagem deste dispositivo em altas frequências também é apresentada. A geometria do “fin” é escalada para valores menores do que 100 nm, com uma espessura entre 10 e 20 nm. Um dos objetivos deste trabalho é a definição de parâmetros para o SOI-FinFET que o viabilizem para a tecnologia de 22 nm, com um comprimento efetivo de canal menor do que 20 nm. O transistor FinFET e uma estrutura básica simplificada para simulação numérica em 3D são descritos, sendo utilizados dados de tecnologias atuais de fabricação. São apresentados resultados de simulação numérica 3D (curvas ID-VG, ID-VD, etc.) evidenciando as principais características de funcionamento do FinFET. É analisada a influência da espessura e dopagem do “fin” e do comprimento físico do canal em parâmetros importantes como a tensão de limiar e a inclinação de sublimiar. São consideradas e analisadas duas possibilidades de dopagens da área ativa do “fin”: (1) o caso em que esta pode ser considerada não dopada, sendo baixíssima a probabilidade da presença de dopantes ativos, e (2) o caso de um alto número de dopantes ativos (> 10 é provável). Uma comparação entre dois simuladores numéricos 3D de dispositivos é realizada no intuito de explicitar diferenças entre modelos de simulação e características de descrição de estruturas 3D. São apresentadas e analisadas medidas em dispositivos FinFET experimentais. Dois métodos de extração de resistência série parasita são utilizados em FinFETs simulados e caracterizados experimentalmente. Para finalizar, são resumidas as principais conclusões deste trabalho e são propostos os trabalhos futuros e novas diretivas na pesquisa dos transistores FinFETs. / This thesis presents the results of 3D-numerical simulation of electron transport in double-gate SOI-FinFETs in the decanometer size range. A basic review on the SOI technology and multiple gates MOSFETs is presented. The implementation of a chargesheet model for the fully-depleted SOI-MOSFET and a high frequency modeling of this device are first presented for a planar device topology. The second part of this work deals with FinFETs, a non-planar topology. The geometry of the silicon nano-wire (or “fin”) in this thesis is scaled down well below 100 nm, with fin thickness in the range of 10 to 20 nm. This work addresses the parameters for a viable 22 nm CMOS node, with electrical effective channel lengths below 20 nm. The basic 3D structure of the FinFET transistor is described in detail, then it is simulated with various device structural parameters, and results of 3D-numerical simulation (ID-VG curves, ID-VD, etc.), showing the main features of operation of this device, are presented. The impacts of varying silicon fin thicknesses, physical channel lengths, and silicon fin doping concentration on both the average threshold voltage and the subthreshold slope are investigated. With respect to the doping concentration, the discrete and highly statistical nature of impurity presence in the active area of the nanometer-range fin is considered in two limiting cases: (1) the zero-doping or undoped case, for highly improbable presence of active dopants, and (2) the many-dopants case, or high number (> 10 are probable) of active dopants in the device channel. A comparison between two 3D-numerical device simulators is performed in order to clarify differences between simulation models and features of the description of 3D structures. A structure for SOIFinFETs is optimized, for the undoped fin, showing its applicability for devices with electrical effective channel lengths below 20 nm. SOI-FinFET measurements were performed on experimental devices, analyzed and compared to device simulation results. This thesis uses parasitic resistance extraction methods that are tested in FinFET simulations and measurements. Finally, the main conclusions of this work are summarized and the future work and new directions in the FinFETs research are proposed.

Esta Tese apresenta os resultados da simulação do transporte eletrônico em três dimensões (3D) no nano dispositivo eletrônico conhecido como “SOI-FinFET”. Este dispositivo é um transistor MOS em tecnologia Silício sobre Isolante – “Silicon-on- Insulator”, SOI – com porta dupla e cujo canal e zonas de fonte e dreno são realizadas em uma estrutura nanométrica vertical de silício chamada de “finger” ou “fin”. Como introdução ao dispositivo em questão, é feita uma revisão básica sobre a tecnologia e transistores SOI e sobre MOSFETs de múltiplas portas. A implementação de um modelo tipo “charge-sheet” para o transistor SOI-MOSFET totalmente depletado e uma modelagem deste dispositivo em altas frequências também é apresentada. A geometria do “fin” é escalada para valores menores do que 100 nm, com uma espessura entre 10 e 20 nm. Um dos objetivos deste trabalho é a definição de parâmetros para o SOI-FinFET que o viabilizem para a tecnologia de 22 nm, com um comprimento efetivo de canal menor do que 20 nm. O transistor FinFET e uma estrutura básica simplificada para simulação numérica em 3D são descritos, sendo utilizados dados de tecnologias atuais de fabricação. São apresentados resultados de simulação numérica 3D (curvas ID-VG, ID-VD, etc.) evidenciando as principais características de funcionamento do FinFET. É analisada a influência da espessura e dopagem do “fin” e do comprimento físico do canal em parâmetros importantes como a tensão de limiar e a inclinação de sublimiar. São consideradas e analisadas duas possibilidades de dopagens da área ativa do “fin”: (1) o caso em que esta pode ser considerada não dopada, sendo baixíssima a probabilidade da presença de dopantes ativos, e (2) o caso de um alto número de dopantes ativos (> 10 é provável). Uma comparação entre dois simuladores numéricos 3D de dispositivos é realizada no intuito de explicitar diferenças entre modelos de simulação e características de descrição de estruturas 3D. São apresentadas e analisadas medidas em dispositivos FinFET experimentais. Dois métodos de extração de resistência série parasita são utilizados em FinFETs simulados e caracterizados experimentalmente. Para finalizar, são resumidas as principais conclusões deste trabalho e são propostos os trabalhos futuros e novas diretivas na pesquisa dos transistores FinFETs. / This thesis presents the results of 3D-numerical simulation of electron transport in double-gate SOI-FinFETs in the decanometer size range. A basic review on the SOI technology and multiple gates MOSFETs is presented. The implementation of a chargesheet model for the fully-depleted SOI-MOSFET and a high frequency modeling of this device are first presented for a planar device topology. The second part of this work deals with FinFETs, a non-planar topology. The geometry of the silicon nano-wire (or “fin”) in this thesis is scaled down well below 100 nm, with fin thickness in the range of 10 to 20 nm. This work addresses the parameters for a viable 22 nm CMOS node, with electrical effective channel lengths below 20 nm. The basic 3D structure of the FinFET transistor is described in detail, then it is simulated with various device structural parameters, and results of 3D-numerical simulation (ID-VG curves, ID-VD, etc.), showing the main features of operation of this device, are presented. The impacts of varying silicon fin thicknesses, physical channel lengths, and silicon fin doping concentration on both the average threshold voltage and the subthreshold slope are investigated. With respect to the doping concentration, the discrete and highly statistical nature of impurity presence in the active area of the nanometer-range fin is considered in two limiting cases: (1) the zero-doping or undoped case, for highly improbable presence of active dopants, and (2) the many-dopants case, or high number (> 10 are probable) of active dopants in the device channel. A comparison between two 3D-numerical device simulators is performed in order to clarify differences between simulation models and features of the description of 3D structures. A structure for SOIFinFETs is optimized, for the undoped fin, showing its applicability for devices with electrical effective channel lengths below 20 nm. SOI-FinFET measurements were performed on experimental devices, analyzed and compared to device simulation results. This thesis uses parasitic resistance extraction methods that are tested in FinFET simulations and measurements. Finally, the main conclusions of this work are summarized and the future work and new directions in the FinFETs research are proposed.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.