41 |
Design of 60ghz 65nm CMOS power amplifier / Conception d'amplificateur de puissance en technologie CMOS 65nm pour les applications WPAN à 60GHzAloui, Sofiane 06 December 2010 (has links)
Le développement d'objets communicants dédiés aux applications Wireless Personal Area Network (WPAN) à 60GHz vise des débits de l'ordre du GBit/sec. Pour satisfaire la contrainte de faible coût, la technologie CMOS silicium est la plus adaptée. L'utilisation de cette technologie est un challenge en soi afin de concilier les aspects « pertes & rendement » vis à vis des contraintes de puissance. Le but de la thèse est de concevoir des amplificateurs de puissance opérant à 60GHz avec la technologie CMOS 65nm de STMicroelectronics. Cette démarche est progressive car il convient d'analyser puis d'optimiser les performances des composants passifs et actifs constituant l'amplificateur de puissance à l'aide des logiciels de simulations électromagnétique et microélectronique. Finalement, des amplificateurs de puissance ont été réalisés et leurs performances répondent au cahier des charges initialement défini. / Telecommunication industry claims for increasing data rate in wireless communication systems. The major demand of high data rate applications concerns a large panel of home multimedia exchanging data especially for the uncompressed HD data transfer. The 7GHz band around 60GHz is free of use and fulfils the short range gigabit communication requirements. CMOS technology is most appropriate since it drives a fast time to market with a low cost for high integration volume. However, the use of CMOS technology is challenging to satisfy loss and performance trade-off under power constraints. This thesis aims at designing power amplifiers operating at 60GHz with 65nm CMOS technology from STMicroelectronics. This approach is progressive because it is necessary to analyze and optimize the performance of passive and active components constituting the power amplifier using electromagnetic and microelectronics software. Finally, power amplifiers have been made. Their performances met specifications originally defined.
|
42 |
Projeto de indutores ativos para RF / Design of active inductors for RFGuerreiro, Gabriel Rebello 13 December 2011 (has links)
Indutores Ativos são circuitos que quando utilizados se mostram como uma opção viável para melhorar o aproveitamento de área do chip e o fator de qualidade do indutor, comparado com indutor passivo, além de possibilitar o ajuste de parâmetros. Neste trabalho foram estudadas três topologias e abordagens encontradas na literatura para indutores ativos: indutor ativo simples, indutor ativo cascode, indutor ativo com resistência de realimentação. Propomos uma técnica para garantir que o indutor ativo não apresente pólos com parte real positiva, quando conectado a um circuito RC externo, através do cancelamento entre um pólo e um zero. Propomos também uma nova abordagem de projeto para a topologia indutor ativo com resistência de realimentação a qual chamamos de indutor ativo com baixa resistência de realimentação. Para estudo de aplicabilidade foi projetado um LNA (Low Noise Amplifier) utilizando a abordagem de projeto proposta. O amplificador deve atender requisitos de ganho, frequência de operação, impedância de entrada, consumo de potência, figura de ruído além de estabilidade para cargas de saída (pólos com parte real sempre positiva), utilizando o indutor ativo com baixa resistência de realimentação. / Active inductors are circuits that when used prove to be a viable option to improve chip area usage and the inductor\'s quality factor, compared to the passive inductor, while also allowing parameter adjustment. This work studies three topologies and approaches found in literature for active inductors: simple active inductor, cascode active inductor, active inductor with feedback resistance. We propose a technique to guarantee that the active inductor doesn\'t present poles with a positive real part, when connected to an external RC circuit, through cancelling between a pole and a zero. We also propose a new project approach for the topology of the active inductor with feedback resistance which we call low feedback resistance active inductor. To assess the applicability, a LNA (Low Noise Amplifier) was projected using the proposed project approach. The amplifier must meet the requirements regarding gain, operation frequency, input impedance, power consumption, noise figure and also stability for output loads (poles with an always negative real part), using the low feedback resistance active inductor.
|
43 |
Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS. / Design technique for a folded cascode, class AB, operational amplifier, in CMOS tecnology.Murillo Fraguas Franco Neto 12 June 2006 (has links)
A tendência mundial em torno de sistemas SoC System on Chip baseados em processo CMOS Complementary Metal Oxide Semiconductor digital, apresenta cada vez mais desafios aos projetistas de circuitos integrados. Em especial se observa que enquanto os projetistas de circuitos digitais podem contar com bibliotecas cada vez mais completas de células digitais semi-prontas e ferramentas cada vez mais poderosas para o aprimoramento do projeto, os projetistas analógicos não contam com tais facilidades, sendo necessário realizar o projeto de novas células analógicas para cada especificação recebida. Este trabalho apresenta uma contribuição para a automatização do projeto de blocos analógicos e, para isso, foi escolhido um bloco essencial em muitos projetos analógicos: o amplificador operacional ampOp. A idéia inicial por trás dessa escolha foi um conjunto de especificações fornecido pela empresa Freescale Semiconductors, para o projeto um préamplificador de áudio realizado no âmbito do Programa Nacional de Microeletrônica PNM. A topologia escolhida para o amplificador operacional, retirada de [1], foi analisada e utilizada para projeto do amplificador para áudio. Além disso, um software de auxílio ao projeto para este amplificador foi escrito em linguagem C, e seu objetivo é auxiliar no reprojeto do ampOp para atender à especificações diversas. Para isso o software recebe como entradas as próprias especificações e um primeiro projeto do ampOp, realizado com equações simplificadas de projeto. O software então, em conjunto com um simulador elétrico, reprojeta o amplificador, retirando alguns parâmetros relevantes dos arquivos de simulação e utilizando equações de projeto mais completas. Ao final do trabalho, um exemplo de ampOp foi fabricado e caracterizado, sendo os resultados obtidos analisados. / The world trend towards SoC System on Chip based on digital CMOS Complementary Metal Oxide Semiconductor process presents more and more challenges to the IC designer. One can observe that while digital designers may rely on digital core libraries that are more and more complete, and design tools that are increasingly powerful and capable of optimizing the digital design, analog designers do not have such privileges available, becoming necessary to design such analog cores each time a new set of specifications is received. This work presents a contribution to the automatization of the design of analog cores and, in order to do that, an essential core was chosen: the operational amplifier. The choice for the operational amplifier was made in order to attend to a set of specifications provided by Freescale Semiconductors. This set was applied in the design of an audio pre-amplifier performed in the scope of the National Microelectronics Program PNM. A topology chosen for the amplifier, extracted from [1], was analysed and applied to design the audio pre-amplifier. Additionaliy, a software for this specific amplifier was written, and its goal is to aid the redesign of the amplifier to comply with a set of specifications. In order to do this, the software receives, as input parameters, the set of specifications and the results of a first amplifier design, done by the analog designer using simplified equations. Then, together with an electrical simulator, the software redesigns the amplifier, reading some relevant information from the output file of the simulation and using more complete relations. At the end of this work, an example of amplifier was manufactured and characterized, and the final results were analyzed.
|
44 |
Amplificador de saída de RF CMOS Classe-E com controle de potência para uso em 2,2 GHz / RF CMOS class-e power amplifier with power control useful to 2.2 GHzSantana, Diogo Batista January 2016 (has links)
É apresentado um amplificador de potência (PA) com controle digital da potência de saída, operando na banda S de frequência (2,2 GHz). Este PA utiliza um transformador de entrada para reduzir as flutuações dos sinais de terra. Um estágio de excitação oferece uma impedância apropriada para a fonte de entrada e ganho para o próximo estágio. O estágio de controle é usado para melhorar a eficiência do PA, composto por quatro ramos paralelos de chaves, onde os estados (ligado ou desligado) são separadamente ativados por uma palavra de controle de 4 bits. O estágio de saída implementa um amplificador classe E, usando uma topologia cascode para minimizar o estresse de tensão sobre os transistores, permitindo sua utilização sob tensão de alimentação de 3,3 V para se atingir uma potência de saída máxima em torno de 1 W, em um processo CMOS 130 nm, cuja tensão típica de alimentação é 1,2 V. O PA proposto foi projetado em uma tecnologia CMOS 130 nm para RF, ocupa uma área de 1,900 x 0,875 mm2 e os resultados das simulações em leiaute extraído obtidos demonstram uma potência de saída máxima de 28,5 dBm (707 mW), com PAE (Power- Added Efficiency) correspondente de 49,7%, para uma tensão de alimentação de 3,3 V. O controle de 4 bits permite um ajuste dentro da faixa dinâmica da potência de saída entre 13,6 a 28,5 dBm (22,9 a 707 mW), divididos em 15 passos, com o PAE variando de 9,1% a 49,7%. O PA proposto permite redução do consumo de potência quando este não está transmitindo na potência máxima. A potência consumida atinge um mínimo de 0,21Wquando a potência de saída é de 13,6 dBm (22,9 mW) e um máximo de 1,4 W quando a potência de saída é de 28,5 dBm (707 mW), o que representa 1,19 W de economia, aumentando a vida da bateria. A linearidade obtida neste circuito mostrou-se suficiente para atender os requisitos da máscara de emissão de espúrios de um padrão de comunicação com envoltória constante largamente utilizado, apresentando desempenho adequado para atender as especificações dos sistemas de comunicações modernos. / A power amplifier with digital power control useful to S-Band (2.2 GHz) applications and with an output power around 1 W is presented. It uses an input transformer to reduce ground bounce effects. A tuned driver stage provides impedance matching to the input signal source and proper gain to the next stage. A control stage is used for efficiency improvement, composed by four parallel branches where the state (on or off) is separately activated by a 4-bit input. The class-E power stage uses a cascode topology to minimize the voltage stress over the power transistors, allowing higher supply voltages. The PA was designed in a 130 nm RF CMOS process and the layout has a total area of 1.900 x 0.875 mm2, post-layout simulations resulted a peak output power of 28.5 dBm with a maximum power added efficiency (PAE) around 49.7% under 3.3 V of supply voltage. The 4-bit control allows a total output power dynamic range adjustment of 14.9 dB, divided in 15 steps, with the PAE changing from 9.1% to 49.7%. The proposed PA allows reduce the power consumption when it isn’t transmitting at the maximum output power. Where the power consumption is only 0.21 W when the PA is at the minimum output power level of 13.6 dBm (22.9 mW), which is 1.19 W smaller than the power consumption at full mode (1.4 W), increasing the battery life. The linearity in this circuit meet the emission mask requirements for a widely used communication standard with constant envelope. Post-layout simulation results indicate an overall performance adequate to fulfill the specifications of modern wireless communication systems.
|
45 |
Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS. / Design technique for a folded cascode, class AB, operational amplifier, in CMOS tecnology.Franco Neto, Murillo Fraguas 12 June 2006 (has links)
A tendência mundial em torno de sistemas SoC System on Chip baseados em processo CMOS Complementary Metal Oxide Semiconductor digital, apresenta cada vez mais desafios aos projetistas de circuitos integrados. Em especial se observa que enquanto os projetistas de circuitos digitais podem contar com bibliotecas cada vez mais completas de células digitais semi-prontas e ferramentas cada vez mais poderosas para o aprimoramento do projeto, os projetistas analógicos não contam com tais facilidades, sendo necessário realizar o projeto de novas células analógicas para cada especificação recebida. Este trabalho apresenta uma contribuição para a automatização do projeto de blocos analógicos e, para isso, foi escolhido um bloco essencial em muitos projetos analógicos: o amplificador operacional ampOp. A idéia inicial por trás dessa escolha foi um conjunto de especificações fornecido pela empresa Freescale Semiconductors, para o projeto um préamplificador de áudio realizado no âmbito do Programa Nacional de Microeletrônica PNM. A topologia escolhida para o amplificador operacional, retirada de [1], foi analisada e utilizada para projeto do amplificador para áudio. Além disso, um software de auxílio ao projeto para este amplificador foi escrito em linguagem C, e seu objetivo é auxiliar no reprojeto do ampOp para atender à especificações diversas. Para isso o software recebe como entradas as próprias especificações e um primeiro projeto do ampOp, realizado com equações simplificadas de projeto. O software então, em conjunto com um simulador elétrico, reprojeta o amplificador, retirando alguns parâmetros relevantes dos arquivos de simulação e utilizando equações de projeto mais completas. Ao final do trabalho, um exemplo de ampOp foi fabricado e caracterizado, sendo os resultados obtidos analisados. / The world trend towards SoC System on Chip based on digital CMOS Complementary Metal Oxide Semiconductor process presents more and more challenges to the IC designer. One can observe that while digital designers may rely on digital core libraries that are more and more complete, and design tools that are increasingly powerful and capable of optimizing the digital design, analog designers do not have such privileges available, becoming necessary to design such analog cores each time a new set of specifications is received. This work presents a contribution to the automatization of the design of analog cores and, in order to do that, an essential core was chosen: the operational amplifier. The choice for the operational amplifier was made in order to attend to a set of specifications provided by Freescale Semiconductors. This set was applied in the design of an audio pre-amplifier performed in the scope of the National Microelectronics Program PNM. A topology chosen for the amplifier, extracted from [1], was analysed and applied to design the audio pre-amplifier. Additionaliy, a software for this specific amplifier was written, and its goal is to aid the redesign of the amplifier to comply with a set of specifications. In order to do this, the software receives, as input parameters, the set of specifications and the results of a first amplifier design, done by the analog designer using simplified equations. Then, together with an electrical simulator, the software redesigns the amplifier, reading some relevant information from the output file of the simulation and using more complete relations. At the end of this work, an example of amplifier was manufactured and characterized, and the final results were analyzed.
|
46 |
Análise de indutores ativos em tecnologia CMOS e GaAs / Analysis of active inductor in CMOS and GaAs technologyBelini, Valdinei Luís 12 April 2002 (has links)
A crescente necessidade de produzir circuitos integrados (CIs) cada vez mais miniaturizados para aplicações na faixa de microondas (frequências acima de 1 GHz) com baixo custo de produção e baixo consumo de potênca tem motivado a utilização da tradicional tecnologia Complementary Metal Oxide Semiconductor (CMOS) sobre substrato de silício (Si). Uma aplicação de particular interesse em circuitos integrados operando na faixa de microondas a dos indutores ativos. Rotineiramente, estes indutores ativos são fabricados por meio de processos relativamente custosos como aqueles normalmente envolvidos em tecnologias empregando substrato de arsenato de gálio (GaAs). Por outro lado, novas técnicas de litografia CMOS têm possibilitado a construção de transientes MOSFETs alcançando elevadas frequências de operação. Dessa maneira, o objetivo principal deste trabalho é realizar uma investigação da possibilidade de implementação de indutores ativos operando na faixa de microondas empregando uma tecnologia CMOS convencional sobre substrato de silício. Historicamente, a tecnologia CMOS é atrativa devido às suas características de baixo custo de produção, baixo consumo de potência, alta imunidade aos ruídos e também por oferecer maturidade tecnológica. / The growing need to produce integrated circuits (ICs) increasingly miniaturized for applications in the microwave range (frequencies above 1 GHz) with low cost of production and low consumption power has been stimulating the utilization of traditional technology complementary metal oxide semiconductor (CMOS) on silicon (Si) substrate. One application of particular interest in integrated circuits operating in the microwave range is the active inductors. Ordinarily, these active inductors are fabricated by using relatively expensive technological processes like those usually involved in the gallium arsenide (GaAs) technology. Nonetheless, new techniques of lithography applied to CMOS technology have allowed fabricating MOSFETs transistors reaching high frequencies of operation. In this way, the main goal of this work is realize an investigation of the possibility to implement active inductors operating in the microwave range by using traditional CMOS technology, developed on silicon substrate. Historically, the CMOS technology is attractive by its characteristics of low cost of production, low consumption of power, high immunity to noise and also by offering technological maturity.
|
47 |
Μέτρηση και μοντελοποίηση του ηλεκτρονικού θορύβου σε ημιαγωγικές διατάξεις τεχνολογίας CMOS και BiCMOSΤριάντης, Δημήτριος 18 November 2009 (has links)
- / -
|
48 |
Amplificador de saída de RF CMOS Classe-E com controle de potência para uso em 2,2 GHz / RF CMOS class-e power amplifier with power control useful to 2.2 GHzSantana, Diogo Batista January 2016 (has links)
É apresentado um amplificador de potência (PA) com controle digital da potência de saída, operando na banda S de frequência (2,2 GHz). Este PA utiliza um transformador de entrada para reduzir as flutuações dos sinais de terra. Um estágio de excitação oferece uma impedância apropriada para a fonte de entrada e ganho para o próximo estágio. O estágio de controle é usado para melhorar a eficiência do PA, composto por quatro ramos paralelos de chaves, onde os estados (ligado ou desligado) são separadamente ativados por uma palavra de controle de 4 bits. O estágio de saída implementa um amplificador classe E, usando uma topologia cascode para minimizar o estresse de tensão sobre os transistores, permitindo sua utilização sob tensão de alimentação de 3,3 V para se atingir uma potência de saída máxima em torno de 1 W, em um processo CMOS 130 nm, cuja tensão típica de alimentação é 1,2 V. O PA proposto foi projetado em uma tecnologia CMOS 130 nm para RF, ocupa uma área de 1,900 x 0,875 mm2 e os resultados das simulações em leiaute extraído obtidos demonstram uma potência de saída máxima de 28,5 dBm (707 mW), com PAE (Power- Added Efficiency) correspondente de 49,7%, para uma tensão de alimentação de 3,3 V. O controle de 4 bits permite um ajuste dentro da faixa dinâmica da potência de saída entre 13,6 a 28,5 dBm (22,9 a 707 mW), divididos em 15 passos, com o PAE variando de 9,1% a 49,7%. O PA proposto permite redução do consumo de potência quando este não está transmitindo na potência máxima. A potência consumida atinge um mínimo de 0,21Wquando a potência de saída é de 13,6 dBm (22,9 mW) e um máximo de 1,4 W quando a potência de saída é de 28,5 dBm (707 mW), o que representa 1,19 W de economia, aumentando a vida da bateria. A linearidade obtida neste circuito mostrou-se suficiente para atender os requisitos da máscara de emissão de espúrios de um padrão de comunicação com envoltória constante largamente utilizado, apresentando desempenho adequado para atender as especificações dos sistemas de comunicações modernos. / A power amplifier with digital power control useful to S-Band (2.2 GHz) applications and with an output power around 1 W is presented. It uses an input transformer to reduce ground bounce effects. A tuned driver stage provides impedance matching to the input signal source and proper gain to the next stage. A control stage is used for efficiency improvement, composed by four parallel branches where the state (on or off) is separately activated by a 4-bit input. The class-E power stage uses a cascode topology to minimize the voltage stress over the power transistors, allowing higher supply voltages. The PA was designed in a 130 nm RF CMOS process and the layout has a total area of 1.900 x 0.875 mm2, post-layout simulations resulted a peak output power of 28.5 dBm with a maximum power added efficiency (PAE) around 49.7% under 3.3 V of supply voltage. The 4-bit control allows a total output power dynamic range adjustment of 14.9 dB, divided in 15 steps, with the PAE changing from 9.1% to 49.7%. The proposed PA allows reduce the power consumption when it isn’t transmitting at the maximum output power. Where the power consumption is only 0.21 W when the PA is at the minimum output power level of 13.6 dBm (22.9 mW), which is 1.19 W smaller than the power consumption at full mode (1.4 W), increasing the battery life. The linearity in this circuit meet the emission mask requirements for a widely used communication standard with constant envelope. Post-layout simulation results indicate an overall performance adequate to fulfill the specifications of modern wireless communication systems.
|
49 |
Leakage current modeling in sub-micrometer CMOS complex gates / Modelagem de corrente de fugas em portas lógicas CMOS submicrométricasButzen, Paulo Francisco January 2007 (has links)
Para manter o desempenho a uma tensão de alimentação reduzida, a tensão de threshold e as dimensões dos transistores têm sido reduzidas por décadas. A miniaturização do transistor para tecnologias sub-100nm resulta em um expressivo incremento nas correntes de fuga, tornando-as parte significativa da potencia total, alcançando em muitos casos 30-50% de toda a potencia dissipada em condições normais de operação. Por estas condições, correntes estáticas em células CMOS representam um importante desafio em tecnologias nanométricas, tornando-se um fator crítico no design de circuitos de baixa potência. Isto significa que dissipação de potência estática deve ser considerada o quanto antes no fluxo de projetos de circuitos integrados. Esta tese revisa os principais mecanismos de fuga e algumas técnicas de redução. Também é apresentado um modelo de estimativa rápida da corrente de subthreshold em células lógicas CMOS série - paralelo. Este método é baseado em associações de condutividade elétrica série – paralelo de transistores. Ao combinar com o modelo de estimativa da corrente de fuga de gate baseada nas condições estáticas dos transistores é possível fornecer uma melhor predição da corrente de fuga total em redes de transistores. O modelo de estimativa anterior é rápido porem seu foco não esta na precisão. Um novo e preciso modelo para corrente de fuga de subthreshold e de gate é também apresentado baseado em modelos analíticos simplificados das correntes de fuga. Ao contrario do modelo anterior que era destinado a redes de transistores serie – paralelo, o novo método avalia as correntes de fuga em rede de transistores complexas. A presença de transistores conduzindo em redes de transistores não conduzindo, ignorados em trabalhos anteriores, é também avaliado no trabalho proposto. O novo modelo de corrente de fuga foi validado através de simulações elétricas, considerando processos CMOS 130nm e 90nm, com boa correlação dos resultados, demonstrando a precisão do modelo. / To maintain performance at reduced power supply voltage, transistor threshold voltages and dimensions have been scaled down for decades. Scaling transistor into the sub-100nm technologies has resulted in a dramatic increase in leakage currents, which have become a significant portion of the total power consumption in scaled technologies, in many case achieving 30-50% of the overall power consumption under nominal operating conditions. For this condition, standby currents in CMOS logic gates represent an important challenge in nanometer technologies, leakage dissipation being a critical factor in low-power design. It means the static power dissipation should be considered as soon as possible in the integrated circuit design flow. This thesis reviews the major leakage current mechanisms and several reduction techniques. It presents the development of a straightforward method for very fast estimation of subthreshold current in CMOS series-parallel logic gates. This estimation method is based on electrical conductivity association of series-parallel transistor arrangements. Combined with a gate oxide leakage model based on transistor bias condition, it is possible to provide a better prediction of total leakage consumption in transistor networks. The previous estimation method is fast but it is not focused on accuracy. A new accurate subthreshold and gate leakage current estimation method is also developed based on simplified analytical leakage currents models. Instead of previous works focused on series-parallel device arrangements, this method evaluates the leakage in general transistor networks. The presence of on-switches in off-networks, ignored by previous works, is also considered in the proposed static current analysis. The new leakage model has been validated through electrical simulations, taking into account a 130nm and 90nm CMOS technology, with good correlation of the results, demonstrating the model accuracy.
|
50 |
Conception de circuit intégré pour les applications gravimétriques basées sur l’utilisation de résonateurs mécaniques arrangés en réseau / Integrated circuit design towards gravimetric sensing applications based on large nanomechanical resonator arraysGourlat, Guillaume 29 November 2017 (has links)
L’extrême sensibilité des résonateurs mécaniques (NEMS) aux variations physiques à l’échelle atomique a permis le développement d’un nouveau concept de spectrométrie de masse à base de NEMS capable de mesurer la taille d’une particule unique. L’utilisation de large réseau de capteurs doit permettre à terme de palier la faible surface de capture des résonateurs tout en ouvrant de nouvelles perspectives pour les applications qui nécessitent des informa- tions sur la répartions spatiale des particules au sein du faisceau de mesure. Pour réaliser un spectromètre de masse à base de NEMS viable pour des applications de mesures réelles, il est impératif de développer une technologie de co-intégration NEMS CMOS permettant de fortement densifier le niveau d’interconnexion entre le capteur et l’électronique de lecture. Dans ce travail, nous présentons les premiers résultats mettant en oeuvre une telle techno- logie au travers de mesures de laboratoire et de la conception de circuit intégré co-intégré avec les résonateurs mécaniques. L’électronique de lecture capable de suivre la fréquence de nombreux NEMS simultanément est encore un facteur limitant la forte intégration nécessaire à la lecture de grand réseau de NEMS (>1000), les travaux de cette thèse mettent l’accent sur les problématiques liées à la lecture d’un grand nombre de résonateurs en termes de surface de silicium, de consommation et de performances. Nous présentons dans ce manuscrit une nouvelle architecture d’oscillateur hétérodyne bimode qui doit permettre de répondre à la fois au besoin de compacité tout en assurant le suivi simultané des différents modes de résonances des capteurs. Les travaux présentent également l’effort de modélisation et de co-simulation électro mécanique mis en oeuvre pour la conception des trois circuits. Enfin, nous présentons les résultats de mesure physique obtenue avec l’un des circuits revenus de fabrication et testé au sein du banc de spectrométrie de masse mise en place par les équipes du CEA/LETI. / The extreme sensitivity of nano electro mechanical system (NEMS) to atomic scale physical variations has led to the breakthrough development of NEMS- based mass spectrometry sys- tems capable of measuring a single molecule. Parallel sensing using thousands of devices will help to circumvent the small effective sensing area while opening new perspectives for applica- tions which require spatial mapping. While the development of NEMS CMOS co-integration technology is of paramount importance to achieve high density sensor arrays (>1000 devices), the readout circuitry capable of tracking NEMS resonator frequency shifts is still the limiting factor for the very large scale integration of individually addressed sensors. Moreover, in order to resolve the mass and position of an adsorbed analyte, single particle mass sensing appli- cations require to track simultaneously and in real time at least two modes of the resonators. This requirement adds complexity to the design of the overall system. To respond to the size, power consumption and resolution constraints linked to NEMS array measurement, this work focuses on the development of a new readout architecture based upon a dual mode heterodyne oscillator. This work also emphasis the effort made on the modelization and co-simulation of the NEMS devices with their readout electronics. Then, the manuscript describe the first results of the CEA/LETI CMOS co-integraton process developed to tackle the sensor density challenge of mass spectrometry application. Finally, present the two integrated circuit that were designed during this thesis. The first one was a proof of concept for the aforementioned oscillator architecture while the second one combine the architecture with the co-integration processus developed.
|
Page generated in 0.0484 seconds