Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2014. / Submitted by Larissa Stefane Vieira Rodrigues (larissarodrigues@bce.unb.br) on 2014-11-28T18:54:24Z No. of bitstreams: 1 2014_DiogoAndrade.pdf: 6416367 bytes, checksum: abaa3ef1a99fc484bd009e4049175ff7 (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2014-12-01T17:30:23Z (GMT) No. of bitstreams: 1 2014_DiogoAndrade.pdf: 6416367 bytes, checksum: abaa3ef1a99fc484bd009e4049175ff7 (MD5) / Made available in DSpace on 2014-12-01T17:30:24Z (GMT). No. of bitstreams: 1 2014_DiogoAndrade.pdf: 6416367 bytes, checksum: abaa3ef1a99fc484bd009e4049175ff7 (MD5) / Neste trabalho, foi desenvolvido um algoritmo de síntese de circuitos translineares, útil para converter polinômios multivariável adimensionais, incluindo equações diferenciais lineares e não-lineares, em um ou mais polinômios translineares implementáveis em circuitos translineares. Circuitos translineares podem ser utilizados para realizar processamento de sinais inteiramente no domínio analógico e em modo-corrente, dispensando conversão analógica-digital, permitindo o desenvolvimento de circuitos de baixíssimo consumo de energia e de baixíssima tensão de alimentação. Este algoritmo e outro encontrado na literatura são implementados em uma ferramenta computacional, e são comparados em termos de eficácia e eficiência. O algoritmo desenvolvido neste trabalho mostrou-se mais eficiente e mais eficaz que o outro em alguns casos. O algoritmo também foi validado ao ser aplicado em polinômios utilizados em circuitos translineares publicados, e as realizações utilizadas nestes trabalhos foram encontradas pelo algoritmo. A ferramenta computacional foi implementada utilizando linguagem de programação “C”, e não depende de pacotes de software proprietários. Seu código fonte foi disponibilizado gratuitamente sob a licença geral pública “GNU v.3”. _________________________________________________________________________________ ABSTRACT / In this work, a Translinear circuit synthesis algorithm, useful to convert a generic dimensionless multivariate polynomial, including linear and non-linear differential equations, into one or more translinear polynomials that can be realized onto a Translinear Circuit was developed. Translinear circuits allow current-mode signal processing entirely into the analog domain, dispensing analog-to-digital conversion, resulting in ultralow power and ultra low-voltage signal processing circuits. This algorithm and another one found in the literature are implemented into a computer tool, and they are both compared regarding their efficiency and effectiveness. The developed algorithm was shown to be more effective and more efficient than the other in some cases. The algorithm was also validated by being applied to polynomials used in published Translinear circuits implementations, and the circuit realizations found in those works were also found by this algorithm. The computer tool was implemented using “C” programming language, and it is not dependent on any proprietary software package. Its source code is freely available under the GNU General Public License v.3.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008. / Submitted by Larissa Ferreira dos Angelos (ferreirangelos@gmail.com) on 2010-03-11T02:46:11Z No. of bitstreams: 1 2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) / Approved for entry into archive by Carolina Campos(carolinacamposmaia@gmail.com) on 2010-03-24T12:11:10Z (GMT) No. of bitstreams: 1 2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) / Made available in DSpace on 2010-03-24T12:11:10Z (GMT). No. of bitstreams: 1 2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) Previous issue date: 2008-12-05 / Este trabalho apresenta o desenvolvimento do projeto de um conversor tensão-corrente que será agregado a uma interface analógica de um sistema em chip. O conversor VI, como será chamado, é responsável pela conversão dos sinais de tensão, provenientes de um circuito condicionador de sinais, em sinais de corrente antes de Serem entregues um conversor analógico UM-Um conversor (digital / D). Todo desenvolvimento do projeto foi feito na tecnologia CMOS 0,35 μm utilizando programas CAD para captura de esquemático simulação, verificação de regras de projeto, comparação Leiaute esquemático xe Extração de parasitas. A metodologia utilizada foi a de desenvolvimento de projeto analógico, partindo de uma hierarquia de blocos até chegar a um nível de hierarquia mais alto. ______________________________________________________________________________________ ABSTRACT / This work presents the design of a voltage-to-current converter that will be aggregated to an analog interface of a system-on-chip. The V-I converter, as it will be called, is responsible for converting the voltage signals acquired from a signal conditioner circuit into current signals before delivering them to an analog-to-digital converter (A/D converter). The design was developed based on 0.35 μm CMOS process technology using Cadence EDA software for schematic capture, simulation, design rules check, layout versus schematic comparison and parasitic resistence and capacitance extraction. A bottom-up analog design methodology was used, i.e., the blocks were implemented and then integrated in the final system.

Orientador: Jose Antonio Siqueira Dias / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-21T23:41:25Z (GMT). No. of bitstreams: 1 Serran_NivaldoVicencotto_D.pdf: 4785541 bytes, checksum: 38afdd0c1c1ffabfe505a5ab5c393a90 (MD5) Previous issue date: 1996 / Resumo: Na lógica de múltiplos valores (MVL Multiple-Valued Logic), o número de níveis lógicos não está restrito a dois, como na lógica binária. Estas lógicas têm sido usadas para obter melhor aproveitamento da área dos chips, pois embora os componentes possam usar mais área, a quantidade de linhas de interconexão e pads de saída pode ser reduzida. Este trabalho descreve uma nova MVL baseada na Álgebra de Posto Juntamente com a negação cíclica de Post e a conjunção AND, são definidos novos operadores que permitem o desenvolvimento de algorítimos para a síntese e simplificação de funções lógicas. É proposta a implementação eletrônica para esta lógica em 3 níveis. Circuitos da negação de Post e dos novos operadores, são descritos e simulados, operando em modo de corrente. Estes circuitos podem ser interligados formando flip-flops, contadores, conversor D/A e outros circuitos lógicos. Esta lógica ternária, usando tecnologia bipolar em modo de corrente, pode ser útil para a construção de ASICS (circuitos dedicados) com alta velocidade de processamento / Abstract: In Multiple-Valued Logic (MVL), the logicallevels are not restricted to two, as in binary logic. These logics have been used to improve chip area. Although the components can need more area, the quantity of interconection lines and output pads can be reduced. This work describes a new non classical Multiple-Valued Logic(MVL) based on Post algebra. Besides the convencional Post 's cyclic negation and the AND conjunction, this logic algebra defines new operators which allow the development of algorithims for the synthesis and simplification of the logicalfunctions. An electronic implementation of this algebra for a 3-level logic is proposed Electronics gates of Post negation and the new operators were designed and simulated using current mode circuits. These gates can be easily interconnected toform flip-flops, counters, D/A converters and other conventional digital gates in a true 3-level gate logic. ASICS with mixed analogldigital high speed processing can benefit from this current processing ternary logic, which can be easily implemented in bipolar technology / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica

Made available in DSpace on 2014-06-12T18:07:02Z (GMT). No. of bitstreams: 2 arquivo7806_1.pdf: 5021113 bytes, checksum: 47017b83f97c3a045c16faf07b95ca10 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2005 / Circuitos eletrônicos não-lineares simples podem apresentar comportamento caótico para determinados valores de parâmetros, como a freqüência ou a amplitude do sinal de entrada. Estudamos este sistema teórica e experimentalmente. Construímos um circuito com um resistor, um indutor e um diodo ligados em série e excitados por uma fonte externa de tensão. Capturamos séries temporais deste sistema e construímos diagramas de bifurcação, que apresentam cascata de dobramento de período, janelas periódicas e transição intermitente, sendo esta última uma das possíveis rotas para o caos. Também a partir destas series construímos mapas de retorno dos máximos locais e verificamos a existência de intermitência do tipo-I neste circuito. O expoente crítico previsto teoricamente para a média das fases laminares foi encontrado tanto no experimento quanto no modelo matemático usado para descrever o circuito

Orientador : Carlos Ignacio Zamitti Mammana / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-14T14:15:33Z (GMT). No. of bitstreams: 1 Brito_AiltondeSousa_M.pdf: 3081096 bytes, checksum: 38d549ed93e4cd9cb0dd2008b9d15131 (MD5) Previous issue date: 1982 / Resumo: A litografia faz parte de um conjunto de técnicas usadas na fabricação de circuitos integrados. As técnicas litográficas são genericamente englobadas nas denominadas litografia óptica e litografia por feixe de elétrons, das quais a primeira é ainda a mais difundida e, melhor estabelecida. A litografia óptica prevê o uso de máscaras (matrizes finais) obtidas a partir de originais (artes finais) desenhadas em materiais gráficos, Rubylith ou Fotolito. A escala do desenho é ampliada de 100 a 200 vezes em relação ao dispositivo a ser fabricado. A redução ocorre em duas ou três etapas conhecidas por fotorredução e fotorrepetição, sendo que na última, a configuração é repetida diversas vezes. Através das matrizes finais, o material fotossensível (fotorresiste) aplicado sobre um substrato pode ser sensibilizado e removido, deixando expostas regiões pré-selecionadas do substrato. Esta etapa é conhecida por fotogravação. Neste trabalho é descrito o desenvolvimento de uma fotorrepetidora que emprega irradiação de 5460 A de comprimento de onda, sensibilizando Placas de Alta Resolução (PAR), em campos de 5 x 5 mm2 e registrando linhas (em PAR) de larguras menores que 2um. São ainda estabelecidos os parâmetros gerais do sistema litográfico, visando o melhor aproveitamento em termos de nível de integração e densidade de "componentes" na integração de circuitos. A fotorrepetidora e o sistema litográfico têm sido utilizados no laboratório por cerca de dois anos. Foram determinadas regras de projeto para geração de máscaras e uso do sistema litográfico. No decorrer do trabalho são descritos a analisados propostas, procedimentos experimentais, resultados obtidos e discussões posteriores / Abstract: Not informed / Mestrado / Mestre em Engenharia Elétrica

Orientadores: Wilmar Bueno de Moraes, Saulo Finco / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e Computação / Made available in DSpace on 2018-08-03T16:18:08Z (GMT). No. of bitstreams: 1 SeixasJunior_LuisEduardo_M.pdf: 1245995 bytes, checksum: 5de6d8a3f9c453933b5f5b637d9f7257 (MD5) Previous issue date: 2003 / Mestrado

Orientador: Alcir Jose Monticelli / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-16T03:10:21Z (GMT). No. of bitstreams: 1 Sato_Fujio_M.pdf: 3416159 bytes, checksum: 8a59690aa872fc671173afcffe53bec8 (MD5) Previous issue date: 1979 / Resumo: Este trabalho apresenta dois métodos para cálculo de curto-circuito em sistemas de potência, ambos usando técnicas de matriz esparsa: o primeiro usa o algoritmo para a formação de matriz de admitância nodal esparsa e o segundo baseia-se no método de fatoração da matriz de admitãncia nodal. Foram testadas técnicas de incorporar os acoplamentos mútuos na matriz de admitância nodal.Os métodos foram verificados testando-se em 7 sistemas / Abstract: This work presents two methods for shortcircuit calculation in power systems,both using sparse matrix techniques: the first uses the sparse bus impedance matrix formation algorithm and the second is based on the bus admittance matrix factorization method. Techniques of incorporing mutual couplings in the bus admittance matrix have been tested. The methods have been verified by simulation on 7 test-systems / Mestrado / Mestre em Engenharia Elétrica

Orientador : Ivanil Bonatti / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-17T20:27:38Z (GMT). No. of bitstreams: 1 Madureira_MarcosCesarGarberde_M.pdf: 9711541 bytes, checksum: 6efe30d3fa96703c6c0f688d3c6d8a71 (MD5) Previous issue date: 1987 / Resumo: O barateamento com consequente popularização dos componentes digitais tornou realidade e difundiu a expressão "Projeto Auxiliado por Computador". Assim, a tarefa do engenheiro projetista é hoje cada vez mais eficiente, pois conta com um número crescente de "software" de síntese e análise nas mais variadas atividades técnicas. O projeto de um equipamento digital consiste essencialmente das sequintes etapas; a) Descrição funcional, entrada-saida, do circuito. Em geral isto é feito através de diagramas de tempo, diagramas de estado; b) Partição preliminar do circuito em blocos, com definição das interfaces entre os blocos; c) Descrição formal, entrada/saida, de cada bloco; d) Sintese de cada bloco com minimização das funções Booleanas ; e) Análise de desempenho; f) Reavaliação do projeto com base no seu desempenho, podendo-se retornar ao passo a) ou seguir ao passo g) Implementação final. As etapas c),d),e) são as que mais se prestam a automatização e são nessas áreas justamente que se concentra este trabalho de tese. Foi implementado um pacote de programas que: elabora tabelas de próximo estado para um dado diagrama de estados, minimiza as funções lógicas envolvidas, chegando a circuitos mfnimos e simula circuitos lóqicos com tempos de atraso / Abstract: Not informed. / Mestrado / Telecomunicações e Telemática / Mestre em Ciências

Transistores de Efeito de Campo Sensíveis a Íons (ISFETs) revolucionaram a tecnologia de sensores químicos e de pH por serem pequenos e compatíveis com tecnologias de microfabricação em grande escala. Nós desenvolvemos uma metodologia para fabricar e caracterizar sensores ISFET para medida de pH no laboratório de microeletrônica da UFRGS. Sensores ISFET do tipo NMOS com camadas de silica e alumina foram fabricados com tecnologa CMOS padrão. Transistores de W=1000 m e L=10 m foram fabricados em conjunto para monitorar o processo de fabricação através de medidas de Capacitância- Tensão (C-V) e Corrente-Tensão (I-V). Os dispositivos foram colados em suportes de circuito impresso, manualmente microsoldados e encapsulados com cola epoxy. Com o dispotivo na ponta, o suporte foi conectado a um Analisador de Parâmetros de Semicondutores em conjunto com um eletrodo de referência comercial de Ag/AgCl e imersos em soluções de pH diferente para a realização de medidas de pH. A sensibilidade à variação de pH, definida como a variação na tensão de limiar devido a presença do eletrólito, para os sensores de silica foi de 30mV/pH em ácidos e 24mV/pH para bases. Sensores de alumina tiveram uma performance muito superior e exibiram sensibilidade de 32mV/pH em ácidos e 48mV/pH em bases. A tecnologia de fabricação e o conhecimento experimental desenvolvidos nesse trabalho fornecem uma fundação essencial para projetos de pesquisa locais que buscam a aplicação de sensores de estado sólido no sensoriamento de sistemas químicos ou biológicos.

A redução contínua das dimensões dos circuitos integrados e, consequentemente, de suas interconexões resultam em um grande desafio para a confiabilidade dos circuitos. Novos componentes de falha são esperados pelo aumento da densidade de interconexões, número de camadas e consumo de energia. Eletromigração é um processo onde, devido a interação entre elétrons e íons de metal submetidos a altas densidades de corrente provoca o transporte de partículas de um ponto a outro de uma interconexão. Este trabalho apresenta um estudo dos efeitos da eletromigração nas interconexões de circuitos integrados digitais, visando o entendimento de seu comportamento e buscando estratégias de projeto para mitigar tais efeitos. Foram utilizados diversos circuitos de benchmarks para os experimentos feitos neste trabalho. Estes experimentos consistem em analisar os limites de eletromigração aceitáveis para um determinado tempo de vida útil do circuito. Após esta etapa de análise, um fluxo alternativo de projeto visando a mitigação da eletromigração foi apresentado e aplicado nestas interconexões críticas. Para aplicação do método proposto existem alguns contrapontos, intrínsecos ao projeto de circuitos digitais. Tendo em vista que a correção dos efeitos de eletromigração altera características físicas das interconexões, parâmetros como capacitância, atraso, comprimento de fio e área utilizada podem sofrer alterações e prejudicar características elétricas e de temporização dos circuitos. Além disso, o tempo necessário para aplicação do método não pode ser desconsiderado. Como resultado deste método foi possível reduzir o impacto da eletromigração em todas as interconexões analisadas, chegando a uma redução de até 83% no fluxo de corrente elétrica, em alguns casos. Em outra perspectiva, as demais características dos circuitos tais como capacitância, área e comprimento de fio não sofreram impacto significativo após aplicação do método de correção de eletromigração. Por fim, devido a necessidade de interação com arquivos e customizações do fluxo, o tempo de execução do método envolve trabalho manual não automatizado, o que dificulta mensurar o tempo total de execução do método. Em trabalhos futuros, planeja-se a automação completa do método de mitigação dos efeitos de eletromigração. / The continuous reduction of the dimensions of the integrated circuits and, consequently, their interconnections result in a great challenge for the reliability of the circuits. New fault components are expected by increasing interconnect density, number of layers, and power consumption. Electromigration is a process where, due to the interaction between electrons and metal ions subjected to high current densities causes the transport of particles from one point to another of an interconnection. This work presents a study of the effects of electromigration in the interconnections of digital integrated circuits, aiming the understanding of its behavior and searching for design strategies to mitigate such effects. Several benchmark circuits were used for the experiments done in this work. These experiments consist of analyzing the limits of electromigration acceptable for a certain lifetime of the circuit. After this stage of analysis, an alternative flow of project aimed at the mitigation of electromigration was presented and applied in these critical interconnections. For application of the proposed method there are some counterpoints, intrinsic to the design of digital circuits. Considering that the correction of the effects of electromigration changes physical characteristics of the interconnections, parameters such as capacitance, delay, wire length and area used can undergo changes and impair electrical and timing characteristics of the circuits. In addition, the time required for application of the method can not be disregarded. As a result of this method it was possible to reduce the impact of the electromigration in all analyzed interconnections, reaching a reduction of up to 83% in the electric current flow, in some cases. In another perspective, the other characteristics of the circuits such as capacitance, area, wire length did not suffer significant impact after application of the electromigration correction method. Finally, due to the need for interaction with files and customizations of the flow, the execution time of the method involves non-automated manual work, which makes it difficult to measure the total execution time of the method. In future work, it is planned to fully automate the method of mitigating the effects of electromigration.