Orientador: Francisca Aparecida de Camargo Pires / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica / Made available in DSpace on 2018-07-19T19:04:56Z (GMT). No. of bitstreams: 1 Galan_CarladeFreitas_M.pdf: 5024291 bytes, checksum: 50f2cffdc8bf1beff0f2ec53872f5be5 (MD5) Previous issue date: 1994 / Resumo: Este trabalho tem por objetivo o desenvolvimento de uma ferramenta didática, baseada em circuitos integrados para a simulação analógica de linhas de transmissão. Os resultados obtidos proporcionam uma análise quantitativa das tensões e correntes presentes ao longo de uma linha de transmissão. Realizar uma Simulação Analógica de uma Linha de Transmissão requer a escolha do modelo para representá-la e dispor dos parâmetros estimados da mesma. Neste sentido, foi feito um estudo das Linhas de Transmissão com a finalidade de determinar o modelo a ser implementado. Assim como, realizou-se um estudo das configurações possíveis de serem obtidas através de Amplificadores Operacionais. Na implementação foram consideradas as relações entre as equações dos parâmetros da linha s das aplicações com operacionais, fazendo-se uma analogia, bem como, uma equivalência das grandezas envolvidas na Linha de Transmissão e no hardware desenvolvido. Para implementar o circuito proposto, utilizou-se como exemplo três linhas reais, do sistema ANDE/ITAIPU, sendo uma curta, uma média e uma longa. Os resultados foram verificados através de cálculos analógicos e simulações no software SPICE íd2, tanto das linhas reais como do circuito projetado. Tais resultados mostraram-se adequados aos propósitos iniciais deste presente trabalho / Abstract: The main goal of this work was the development of a didatic tool, based on integrated circuits, for the analog simulation of transmission lines. The obtained results allow for a quantitative analysis of the currents and voltages along the line. Initially, a study of transmission line models were carried out. As the circuit was implemented with operational amplifiers based cells, this components and its basic configurations were also analysed. The basic idea of the circuit, was to simulate each transmission line equation by a suitable operational amplifier based circuit, in wich the mathematical relation between output and input voltages were the same of the equation being represented. The units of the quantities being represented were scaled to be compatible with the voltage levels present at the simulating circuit. To test the circuit, comparisons were made between circuit analysis, SPICE simulations and the results provided by the circuit for three real lines, a short, a medium and a long one, chosen from the ANDE/ITAIPU system. Good concordancy were achieved for all cases and the circuit has considered to have fulfilled the initial proposal of the project / Mestrado / Mestre em Engenharia Elétrica

O trabalho tem por objetivo mostrar uma técnica de depuração de circuitos integrados VLSI, utilizando um microscópio eletrônico de varredura (MEV) aliado ao fenômeno de contraste por tensão. São abordadas a descrição da ferramenta, técnicas de observação e depuração dos circuitos, bem como, são sugeridas estratégias de concepção visando facilitar a depuração dos circuitos. Embora tenham sido utilizados circuitos NMOS para realizar as experiências, a técnica é aplicável a circuitos MOS em geral. Resultados experimentais, utilizando circuitos projetados no PGCC, são apresentados.

O trabalho tem por objetivo mostrar uma técnica de depuração de circuitos integrados VLSI, utilizando um microscópio eletrônico de varredura (MEV) aliado ao fenômeno de contraste por tensão. São abordadas a descrição da ferramenta, técnicas de observação e depuração dos circuitos, bem como, são sugeridas estratégias de concepção visando facilitar a depuração dos circuitos. Embora tenham sido utilizados circuitos NMOS para realizar as experiências, a técnica é aplicável a circuitos MOS em geral. Resultados experimentais, utilizando circuitos projetados no PGCC, são apresentados.

O trabalho tem por objetivo mostrar uma técnica de depuração de circuitos integrados VLSI, utilizando um microscópio eletrônico de varredura (MEV) aliado ao fenômeno de contraste por tensão. São abordadas a descrição da ferramenta, técnicas de observação e depuração dos circuitos, bem como, são sugeridas estratégias de concepção visando facilitar a depuração dos circuitos. Embora tenham sido utilizados circuitos NMOS para realizar as experiências, a técnica é aplicável a circuitos MOS em geral. Resultados experimentais, utilizando circuitos projetados no PGCC, são apresentados.

Orientador : Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T22:19:04Z (GMT). No. of bitstreams: 1 Melo_WellingtonRomeirode_M.pdf: 2432578 bytes, checksum: 9e5b1bb341c4c2a6921721ebacc67ae8 (MD5) Previous issue date: 2004 / Mestrado

Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário da Fei, São Bernardo do Campo, 2014

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2012-10-23T13:34:57Z (GMT). No. of bitstreams: 0 / Este trabalho apresenta um modelo compacto para a tensão de Early do transistor MOS em inversão fraca e moderada. Utilizando as equações do modelo ACM (Advanced Compact Mosfet Model) e incluindo os efeitos de canal curto relevantes como o DIBL e a modulação do comprimento das zonas de depleção de dreno e fonte, chega-se a um modelo compacto para a tensão de Early que proporciona aproximações úteis para o projetista de circuitos integrados. Para extração de parâmetros do modelo proposto foram feitas medidas experimentais em transistores de diversos comprimentos, níveis de inversão e tensões de dreno. As curvas traçadas de acordo com o modelo compacto e com parâmetros extraídos para dispositivos em tecnologia CMOS 0,35 m são comparadas às curvas experimentais. Os resultados obtidos comprovam a eficiência do modelo como uma aproximação para cálculos de primeira ordem.

Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.

Tese (Doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-18T17:33:18Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-09T02:29:52Z : No. of bitstreams: 1 142142.pdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5)

Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.