À l’horizon 2024, l’expérience ATLAS prévoit de fonctionner à des luminosités 10 fois supérieures à la configuration actuelle. Par conséquent, l’électronique actuelle de lecture ne correspondra pas aux conditions de ces luminosités. Dans ces conditions, une nouvelle électronique devra être conçue. Cette mise à niveau est rendue nécessaire aussi par les dommages causés par les radiations et le vieillissement. Une nouvelle carte frontale va être intégrée dans l’électronique de lecture du calorimètre LAr. Un élément essentiel de cette carte est le Convertisseur Analogique-Numérique (CAN) présentant une résolution de 12bits pour une fréquence d’échantillonnage de 40MS/s, ainsi qu’une résistance aux irradiations. Compte tenu du grand nombre des voies, ce CAN doit remplir des critères sévères sur la consommation et la surface. Le but de cette thèse est de concevoir un CAN innovant qui peut répondre à ces spécifications. Une architecture à approximations successives (SAR) a été choisie pour concevoir notre CAN. Cette architecture bénéficie d’une basse consommation de puissance et d’une grande compatibilité avec les nouvelles technologies CMOS. Cependant, le SAR souffre de certaines limitations liées principalement aux erreurs de décisions et aux erreurs d’appariement des capacités du CNA. Deux prototypes de CAN-SAR 12bits ont été modélisés en Matlab afin d’évaluer leur robustesse. Ensuite les conceptions ont été réalisées dans une technologie CMOS 130nm d’IBM validée par la collaboration ATLAS pour sa tenue aux irradiations. Les deux prototypes intègrent un algorithme d’approximations avec redondance en 14 étapes de conversion, qui permet de tolérer des marges d’erreurs de décisions et d’ajouter une calibration numérique des effets des erreurs d’appariement des capacités. La partie logique de nos CAN est très simplifiée pour minimiser les retards de génération des commandes et la consommation d’énergie. Cette logique exécute un algorithme monotone de commutation des capacités du CNA permettant une économie de 70% de la consommation dynamique par rapport à un algorithme de commutation classique. Grâce à cet algorithme, une réduction de capacité totale est aussi obtenue : 50% en comparant notre premier prototype à un seul segment avec une architecture classique. Pour accentuer encore plus le gain en termes de surface et de consommation, un second prototype a été réalisé en introduisant un CNA à deux segments. Cela a abouti à un gain supplémentaire d’un facteur 7,64 sur la surface occupée, un facteur de 12 en termes de capacité totale, et un facteur de 1,58 en termes de consommation. Les deux CAN consomment respectivement une puissance de ~10,3mW et ~6,5mW, et ils occupent respectivement une surface de ~2,63mm2 et ~0,344mm2.Afin d’améliorer leurs performances, un algorithme de correction numérique des erreurs d’appariement des capacités a été utilisé. Des buffers de tensions de référence ont étés conçus spécialement pour permettre la charge/décharge des capacités du convertisseur en hautes fréquences et avec une grande précision. En simulations électriques, les deux prototypes atteignent un ENOB supérieur à 11bits tout en fonctionnant à la vitesse de 40MS/s. Leurs erreurs d’INL simulés sont respectivement +1,14/-1,1LSB et +1,66/-1,72LSB.Les résultats de tests préliminaires du premier prototype présentent des performances similaires à celles d’un CAN commercial de référence sur notre carte de tests. Après la correction, ce prototype atteint un ENOB de 10,5bits et un INL de +1/-2,18LSB. Cependant suite à une panne de carte de tests, les résultats de mesures du deuxième prototype sont moins précis. Dans ces circonstances, ce dernier atteint un ENOB de 9,77bits et un INL de +7,61/-1,26LSB. En outre la carte de tests actuelle limite la vitesse de fonctionnement à ~9MS/s. Pour cela une autre carte améliorée a été conçue afin d’atteindre un meilleur ENOB, et la vitesse souhaitée. Les nouvelles mesures vont être publiées dans le futur. / By 2024, the ATLAS experiment plan to operate at luminosities 10 times the current configuration. Therefore, many readout electronics must be upgraded. This upgrade is rendered necessary also by the damage caused by years of total radiations’ effect and devices aging. A new Front-End Board (FEB) will be designed for the LAr calorimeter readout electronics. A key device of this board is a radiation hard Analog-to-Digital Converter (ADC) featuring a resolution of 12bits at 40MS/s sampling rate. Following the large number of readout channels, this ADC device must display low power consumption and also a low area to easy a multichannel design.The goal of this thesis is to design an innovative ADC that can deal with these specifications. A Successive Approximation architecture (SAR) has been selected to design our ADC. This architecture has a low power consumption and many recent works has shown his high compatibility with modern CMOS scaling technologies. However, the SAR has some limitations related to decision errors and mismatches in capacitors array.Using Matlab software, we have created the models for two prototypes of 12bits SAR-ADC which are then used to study carefully their limitations, to evaluate their robustness and how it could be improved in digital domain.Then the designs were made in an IBM 130nm CMOS technology that was validated by the ATLAS collaboration for its radiation hardness. The prototypes use a redundant search algorithm with 14 conversion steps allowing some margins with comparator’s decision errors and opening the way to a digital calibration to compensate the capacitors mismatching effects. The digital part of our ADCs is very simplified to reduce the commands generation delays and saving some dynamic power consumption. This logic follows a monotonic switching algorithm which saves about70% of dynamic power consumption compared to the conventional switching algorithm. Using this algorithm, 50% of the total capacitance reduction is achieved when one compare our first prototype using a one segment capacitive DAC with a classic SAR architecture. To boost even more our results in terms of area and consumption, a second prototype was made by introducing a two segments DAC array. This resulted in many additional benefits: Compared to the first prototype, the area used is reduced in a ratio of 7,6, the total equivalent capacitance is divided by a factor 12, and finally the power consumption in improved by a factor 1,58. The ADCs respectively consume a power of ~10,3mW and ~6,5mW, and they respectively occupy an area of ~2,63mm2 and ~0,344mm2.A foreground digital calibration algorithm has been used to compensate the capacitors mismatching effects. A high frequency open loop reference voltages buffers have been designed to allow the high speed and high accuracy charge/discharge of the DAC capacitors array.Following electrical simulations, both prototypes reach an ENOB better than 11bits while operating at the speed of 40MS/s. The INL from the simulations were respectively +1.14/-1.1LSB and +1.66/-1.72LSB.The preliminary testing results of the first prototype are very close to that of a commercial 12bits ADC on our testing board. After calibration, we measured an ENOB of 10,5bits and an INL of +1/-2,18LSB. However, due to a testing board failure, the testing results of the second prototype are less accurate. In these circumstances, the latter reached an ENOB of 9,77bits and an INL of +7,61/-1,26LSB. Furthermore the current testing board limits the operating speed to ~9MS/s. Another improved board was designed to achieve a better ENOB at the targeted 40MS/s speed. The new testing results will be published in the future.

L'évolution vers de nouveaux services, comme la TV à la demande, nécessitant de grosses bandes passantes remet en question les débits transportés par chaque canal optique d'un réseau WDM. Les débits des canaux ont atteint aujourd'hui les 100 Gbit/s. Cette montée en débit doit être accompagnée par de nouvelles fonctionnalités au sein des réseaux de transport optiques. Améliorer la flexibilité et assurer la transparence des réseaux optiques sont des défis très importants auxquels les opérateurs doivent faire face aujourd'hui. Un réseau optique est dit transparent, si les signaux optiques transportés ne subissent aucune conversion optoélectronique sauf au moment de leur insertion et de leur extraction dans le réseau optique. La flexibilité, quant à elle, concerne principalement les fonctions d'agrégation et de désagrégation optiques. Aujourd'hui ces fonctions d'agrégation et de désagrégation sont réalisées dans le domaine électronique, ce qui avec la montée du débit, va engendrer un coût important pour les opérateurs. Une manière d'y remédier serait de trouver une technologie adaptée à la montée du débit et offrant la possibilité de faire de l'agrégation et de la désagrégation optique des flux de trafics. Dans cette thèse nous proposons d'étudier une technique de commutation tout-optique offrant la possibilité de faire de la commutation optique intra-canal. Cette technique, baptisée multi-bande OFDM, consiste à diviser un canal WDM en plusieurs entités appelées sous-bandes. Le nombre de ces entités dépend des contraintes technologiques des équipements utilisés pour générer le canal multi-bande (les filtres optiques, les convertisseurs analogiques/numérique et numériques/analogiques). Nous comparons la technologie multi-bande OFDM par rapport à des technologies tendancielles mono-bande : le cas mono-bande opaque et mono-bande transparent. Nous démontrons que la technologie multi-bande OFDM peut être un compromis entre ces deux technologies pour les futurs réseaux de télécommunications optiques. Pour ce faire, nous calculons les performances en termes de blocage. Nous étudions l'impact de la conversion de longueurs d'onde sur les réseaux multi-bande OFDM ainsi que l'impact d'augmenter les nombres de sous-bandes sur les performances du réseau. Nous dégageons les limites technologiques de cette approche. Dans une autre partie de l'étude, nous montrons l'intérêt économique de la technologie multi-bande OFDM. Nous exposons le gain en coût des émetteurs/récepteurs obtenu grâce au déploiement de la technologie multi-bande OFDM sur un réseau cœur et un réseau métropolitain. / The evolution of new telecommunication services, which requires large bandwidth, challenges bit-rates transported by each optical channel of a WDM network. Bit-rates of optical channels have now reached 100 Gbit/s. This increase in bit-rate must be supported by new features in optical network. Improve flexibility and ensure transparency of optical network, are very important challenges that telecom operators face today. An optical network is called transparent, if the transported optical signals are not converted in electrical domain except at the time of their insertion and extraction in/from the optical network. Flexibility concerns mainly the aggregation / disaggregation processes. Today, the functions of aggregation/disaggregation are made on the electrical domain. This generates a significant cost for operators. One way to avoid this would be to find a technology which offers high bit-rates and enable the aggregation and disaggregation functions in the optical domain. In this thesis, we propose to study all-optical switching technology at the sub-wavelength granularity. This technique, called multi-band OFDM, consists in dividing a WDM channel into multiple entities, called sub-bands. The number of sub-bands depends on the technological constraints of optical components used to transport the optical signal (optical filters, digital analogical converters, analogical digital converters, optical transponders, optical multiplexers, etc.). We compare the multi-band OFDM technology to two legacies scenarios: mono-band opaque and mono-band transparent WDM technologies. We demonstrate that the multi-band OFDM technology can be a trade-off between these two legacies scenarios. To do that, we studied the performance in terms of blocking ratio of the multi-band OFDM technology and mono-bands WDM technologies. We study the impact of increasing the number of sub-bands on network performances. We also investigate the technical limits of this technology. Moreover, we demonstrate the economic interest of the multi-band OFDM. We expose the gain on the number of transponders when the multi-band OFDM technology is deployed on metro and core network.

Ce travail de thèse porte sur l'étude expérimentale de l'auto-organisation optique transverse dans des lasers à grand nombre de Fresnel contenant un absorbant saturable. En présence de bistabilité et d'instabilité de modulation, des structures localisées apparaissent, appelées solitons de cavité. Elles résultent d'un équilibre entre diffraction et auto-focalisation dans un milieu non-linéaire. En régime laser, les systèmes évoqués plus haut peuvent ainsi émettre plusieurs faisceaux d'une dizaine de microns de diamètre seulement. Chaque faisceau constitue une structure localisée dans le plan transverse, qui peut être allumée, éteinte et déplacée à volonté. Ces travaux de thèse se divisent en deux parties principales : l'étude du régime continu et celle des régimes impulsionnels. Dans ce deuxième cas, le laser peut émettre des balles de lumière en cavité localisées à la fois dans l'espace et dans le temps. Les travaux effectués se sont axés sur la recherche et l'étude des différentes propriétés nécessaires à l'apparition de structures localisées bistables et impulsionnelles afin de les réunir. Les résultats présentés dans ce manuscrit montrent pour la première fois, dans une structure monolithique VCSEL avec absorbant saturable intégré, un processus d'écriture-effacement d'une structure localisée en régime continu. De plus, ils montrent les étapes réalisées afin de se rapprocher du même résultat dans le régime impulsionnel : un agrégat de structures localisées impulsionnelles a ainsi pu être écrit et effacé. De par la compacité des systèmes VCSEL et la reconfigurabilité des solitons de cavité, ces résultats constituent une étape supplémentaire vers la réalisation d'un traitement tout-optique de l'information.

Ce travail de recherche concerne une approche nouvelle d'identification et de commande de processus réels. Les travaux sont fondés sur une classe particulière de systèmes qui possèdent des propriétés hybrides et qui ont une dynamique caractérisée par un fonction-nement par morceaux. Ces systèmes permettent de développer des outils particulièrement adaptés à une architecture temps réel. Le mémoire consacre un chapitre au concept de système hybride et à l'origine et à la nature des systèmes à fonctionnement par morceaux (SFM). Les autres chapitres fournissent la mise en œuvre théorique et pratique de nouvel-les méthodes d'identification et de commande utilisant les SFM et donc adaptées au temps réel. L'identification en ligne, assurée par une méthode appelée « clonage », est régie par un algorithme adaptatif qui garantit une convergence rapide. La commande, quant à elle, vise à réaliser la poursuite échantillonnée d'une trajectoire consigne par l'état d'un système linéaire, même dans le cas où le seul retour possible correspond à l'information provenant d'un capteur numérique qui délivre la sortie du système sous forme retardée et échantillonnée. Chaque méthode est fournie avec une introduction permettant de la situer par rapport à l'existant, une formalisation mathématique et des exemples de simulation et d'implantation temps réel.

Le 3GPP (3rd Generation Partnership Project) a choisi, dans sa Release 99, le protocole AAL2/ATM pour le transport des données sur les interfaces Iub et Iur du réseau d'accès de l'UMTS, nommé UTRAN (UMTS Terrestrial Radio Access Network). L'AAL-2 (ATM Adaptation Layer - Type 2) est une couche d'adaptation au-dessus de la couche ATM. L'AAL2 consiste à agréger plusieurs paquets de différents flux dans une même cellule ATM pour réduire le temps de remplissage surtout pour les applications temps-réel à bas débit. Les études menées sur l'AAL2 pour évaluer ses performances ne sont pas nombreuses, surtout dans le contexte de l'UTRAN où les contraintes temporelles sont strictes à cause des mécanismes de synchronisation des canaux de transport radio. Le lien entre le Node B et le RNC, où le protocole AAL2 est déployé, ne doit pas constituer le goulot d'étranglement (Bottleneck) pour les flux transportés. Le protocole AAL2 doit être bien étudié pour évaluer ses performances et ses capacités pour le transport des canaux radio. <br />L'AAL2 constitue un véritable protocole de transport qui se superpose au protocole de transport ATM. Or, dans les normes de l'AAL2, aucune notion de qualité de service (QoS) n'était définie pendant notre étude. En plus, les études faites étaient insuffisantes pour définir un modèle complet de la QoS dans l'AAL2. Nous avons alors contribué pour définir des classes de QoS au niveau AAL2, des paramètres de QoS, des capacités de transfert (AAL2-TC) ainsi que des critères de performance. Ensuite, nous proposons des schémas d'association (mapping) entre les différentes classes de service de l'UMTS et les classes de l'AAL2 d'une part et entre les classes de l'AAL2 et les classes de l'ATM d'autre part. Un schéma de partage de la bande passante entre les différentes classes est proposé ainsi qu'un schéma de contrôle d'admission des connexions AAL2. Dans le cas où plusieurs types de trafic seraient agrégés dans le même VC ATM, un mécanisme d'ordonnancement au niveau AAL2 est nécessaire pour pouvoir différencier entre les classes de services. Plusieurs algorithmes d'ordonnancement sont proposés au niveau de l'AAL2 et une comparaison entre ces mécanismes est réalisée dans plusieurs contextes pour évaluer les avantages et les inconvénients de chaque algorithme. Nous proposons un nouvel algorithme dynamique appelé DyWRR qui s'adapte avec le changement du trafic. Nous étudions aussi un paramètre important relatif au protocole AAL2 qui est le Timer-CU (Timer - Combined Use). Ce paramètre de temporisation a une influence sur le délai des paquets et sur le taux d'utilisation de la bande passante. Une étude fine et détaillée de ce paramètre est réalisée pour obtenir des résultats sur sa valeur optimale. Le choix de l'ATC (ATM Transfer Capability) pour le transport des connexions AAL2 fait une partie de notre étude. Le DBR et le SBR sont deux ATC proposées et une comparaison entre ces deux solutions est analysée. Quand on parle de l'AAL2 comme un protocole de transport, l'idée de la commutation AAL2 ne sera plus exclue. Au lieu de commuter les cellules ATM, on peut commuter les paquets AAL2 pour qu'on puisse séparer les connexions AAL2 dans un nud donné du réseau. La commutation AAL2 présente des avantages mais également des inconvénients que nous traitons dans cette thèse.<br />Les résultats de létude sur lAAL2 faite dans le cadre de cette thèse ont été utilisés pour une contribution à la normalisation au sein de lITU-T (International Telecommunication Union -Telecommunication standardization sector). Ces travaux de normalisation ont abouti à une nouvelle norme appelée ITU-T I.378 qui traite la problématique de la qualité de service et du contrôle de trafic au niveau de lAAL2.<br />Dans la Release 5 du 3GPP, l'IP est introduit comme protocole de transport sur les interfaces Iub et Iur dans une optique de réaliser des réseaux "tout-IP". Ce protocole, dans sa version simple, ne peut pas garantir une qualité de service parce qu'il ne fournit qu'une seule classe de service pour tous les flux, la classe du meilleur effort (Best Effort). Des mécanismes de différenciation des services sont alors nécessaires comme DiffServ ou IntServ dans le contexte de l'UTRAN. Plusieurs architectures pour le transport en IP sur l'interface Iub sont présentées. D'ailleurs, ces solutions en IP introduisent une charge supplémentaire à cause de la longueur des en-têtes. Sachant que les opérateurs des télécommunications s'intéressent à l'optimisation de la bande passante sur les liens appelés Last Mile Link, une étude est alors réalisée dans cette thèse pour évaluer les performances des solutions en IP dans l'UTRAN.

Cette thèse traite de la synchronisation des systèmes dynamiques. La synchronisation est étudiée pour une configuration de type maître-esclave, c'est-à-dire pour des systèmes couplés de façon unidirectionnelle. Ce type de configuration s'avère d'un intérêt tout particulier car elle correspond à des architectures de communications chiffrées un-vers-un ou un-vers-plusieurs. Une attention spécifique est portée sur l'autosynchronisation, comportement qui caractérise la synchronisation par le simple couplage maître-esclave et donc en l'absence de tout contrôle extérieur. Elle joue un rôle majeur dans les communications impliquant des chiffreurs par flot autosynchronisants. L'étude de l'autosynchronisation dans le contexte cryptographique s'appuie sur la théorie du contrôle. Un lien original entre l'autosynchronisation et le principe de chiffrement/déchiffrement en cryptographie est mis en évidence. Il fait appel à la propriété de platitude des systèmes dynamiques, un concept emprunté à l'automatique. On montre que les systèmes dynamiques plats définissent complètement l'ensemble des systèmes autosynchronisants et permettent d'élargir les structures existantes des chiffreurs autosynchronisants. La platitude est tout d'abord étudiée pour deux types de systèmes non linéaires~: les systèmes linéaires commutés et à paramètres variants (LPV). La caractérisation des sorties plates s'appuie sur le concept de semigroupes nilpotents et un algorithme performant est proposé. Une approche constructive pour réaliser des structures maître-esclave autosynchronisantes est proposée sur la base de systèmes plats et les notions d'inversibilité à gauche et à droite empruntées à la théorie du contrôle. Par la suite, l'autosynchronisation est étudiée dans le contexte booléen privilégié en cryptographie. Elle est caractérisée en premier lieu au travers la notion d'influence. Ensuite, différentes représentations matricielles associées aux fonctions booléennes sont proposées. Ces représentations s'avèrent particulièrement intéressantes pour l'analyse des propriétés liées à la sécurité. Un lien entre l'autosynchronisation et les structures propres des représentations matricielles est établi. Une approche orientée graphes est finalement élaborée pour la caractérisation. De nouvelles constructions de structures autosynchronisantes en sont déduites et des éléments de sécurité sont discutés. Enfin, une plateforme de test à base de FPGA qui a été réalisée est décrite.

In this thesis, a new HVDC-based converter system for wind farms is investigated. It is based on a mutually commutated soft-switching converter system and provides a unique integrated solution for the wind turbine generator drive systems, the wind turbine interconnection, and the power conversion for HVDC transmission. In a wind farm, the mutually commutated converter system is a distributed system. A medium-frequency collection grid connects the converter station, equipped with a single-phase voltage source converter and a medium-frequency transmission transformer, with the wind turbines, each containing a cycloconverter and a medium-frequency distribution transformer. In this thesis, various system aspects regarding the application of a distributed mutually commutated converter system in a wind farm are investigated. Special attention is paid to the design of a medium-frequency collection grid that has an acceptable level of transient overvoltages, the design of medium-frequency transformers with suitable magnetic, electric and thermal properties, and the development of a strategy to commutate the voltage source converter during low power generation. In order to adapt the mutually commutated converter system for an application in a wind farm, it had to be further developped. Different carrier-based and space-vector oriented modulation methods have been investigated. It turns out that for any load angle there is a quasi-discontinuous pulse width modulation strategy that can produce the same pulse patterns as space vector modulation. In addition, a modulation strategy has been developed that allows to replace the IGBTs in the cycloconverter with cheap, robust, and reliable fast thyristors, despite their absence of turn-off capability. The feasibility of different modulation strategies for mutually commutated converter systems has been verified on a down-scaled prototype converter system with both IGBT- and thyristor-based cycloconverters. Finally, a feasible wind farm layout is proposed, which considerably reduces the energy generation costs for large winds farms distant to a strong grid connection point. As a consequence, the proposed solution may facilitate the establishment of remotely located wind farms. / QC 20100802

Les systemes monopuce deviennent de plus en plus complexes, integrant composants a la fois logiciels et materiels dans le but de procurer une capacite de calcul croissante aux applications embarquees. L'interconnexion des composants devient un element crucial de la conception ; il fournit aux concepteursdes fonctionalites avancees telles qu'operations atomiques, transactions paralleles et primitives de communication permettant des systemes securises. Le concept de reseau sur puce s'impose comme element de communicationpour les architectures d'interconnexion des systemes de la prochaine generation. Le role des reseaux sur puce consiste a remplacer les bus partages dont la mise a l'echelle comporte de serieux problemes de conception et represente un goulot d'etranglement pour le systeme global. La modelisation d'un reseau sur puce est une tache extremement complexe ; ces modeles doivent etre a la fois rapides en terme d'execution, precis et il doivent exporter des interfaces standard an d'en ameliorer la reutilisation. Les principales contributions de cet ouvrage sont representees par : (1) le developpement d'un simulateur de reseaux sur puce complet, precis au cycle pres, base sur OCCN, un logiciel de simulation libre disponible sur sourceforge a l'adresse http://occn.sourceforge.net , (2) l'integration de plusieurs environnements de simulation heterogenes en plate-formes tres complexes utilisees pour etudier des systemes monopuce reels produits par STMicroelectronics et (3) une connaissance complete des concepts sous-jacents aux reseaux sur puce qui a apporte une contribution importante au developpement de STNoC., la nouvelle technologie d'interconnexion de STMicroelectronics developpee au sein du laboratoire Advanced System Technology (AST) de Grenoble. L'environnement de modelisation realise a ete utilise pour l'etude de deux systemes monopuce reels developpes par STMicroelectronics orientes vers la television numerique a tres haute denition (HDTV).

Dans le domaine de l'intégration hybride de puissance, l'opération de câblage des dispositifs semi-conducteurs de puissance est la cause de fortes interactions électriques parasites entre les inductances de connexion, les capacités parasites par rapport au plan de masse, les dispositifs de puissance eux même et leur électronique de commande rapprochée. Ces interactions constituent une source de pollution et d'auto-perturbation EMI d'une part et un facteur de limitation des performances et de la fiabilité d'autre part. La voie de l'intégration monolithique de puissance au sein d'un même cristal constitue une approche intéressante permettant de solutionner simultanément l'ensemble des problèmes induits par l'intégration hybride. Dans ce cadre, les travaux de cette thèse visent à étudier la faisabilité d'une approche d'intégration monolithique intermédiaire où une structure générique multiphasée est décomposée et intégrée sous la forme de deux macro-puces, chacune vient intégrer un réseau d'interrupteurs multiphasés partageant au moins une électrode commune. Chaque macro-puce est un "aiguilleur de courant" déclinée en deux versions : une version "high-side" à anode commune/face arrière de la macro-puce et une version "low-side" à cathode commune/face avant de la macro-puce. Ce mode d'intégration adresse des applications de conversion d'énergie de type DC/AC, AC/DC ou encore des interrupteurs de puissance quatre segments de faible et moyenne puissance. L'étude comporte : la modélisation par simulations physiques/électriques 2D de structures de puces proposées, la validation de la fonctionnalité recherchée sur le plan semi-conducteur (structure physique) et système (circuit électrique), la réalisation de puces "prototype" en salle blanche du LAAS puis les caractérisations préliminaires sous pointes et enfin l'étude de solutions d'assemblage 2D et 3D des puces réalisées sur substrat SMI/DBC constituant à terme des modules de puissance ultra compacts. Les perspectives scientifiques à ce travail reposent sur une approche d'intégration monolithique "ultime" des cellules de commutation au sein d'une seule puce. Cette approche reposerait sur la réunion et sur un agencement original des deux aiguilleurs initialement étudiés et profite des résultats de comparaison de leurs techniques d'assemblage.

Cette thèse s'intéresse au calcul de solutions globales de problèmes de commande optimale en boucle ouverte. La méthodologie générale se base sur l'approche par les moments, où un problème d'optimisation est relâché en un problème généralisé des moments, dont une hiérarchie de relaxations semi-définies peut être résolue numériquement. L'approche est tout d'abord appliquée aux problèmes impulsionnels linéaires à temps variant, en modélisant le contrôle par une mesure. Les conditions semi-définies qui en résultent permettent de s'affranchir complètement des difficultés liées à la discrétisation temporelle. Ensuite, en se basant sur le formalisme des mesures d'occupations, la méthode peut être étendue aux systèmes impulsionnels non-linéaires, et fournit une suite monotone de bornes inférieures au coût optimal. Enfin, les résultats précédents peuvent être transposés aux systèmes à commutation, en modélisant chaque mode par une mesure d'occupation associée. Ceci permet d'obtenir des gains substantiels en charge de calcul par rapport à l'approche classique où l'espace de contrôle est mesuré.