Resumo: Este trabalho apresenta uma proposta que visa contribuir com a crescente demanda de aprendizagem da Linguagem Brasileira de Sinais (LIBRAS), oficializada em 2002 (Decreto- Lei nº 10.436, de 24/04/2002). A intenção é apoiar o Decreto-Lei nº 10.436, que determina que todos os sistemas de ensino ofereçam, obrigatoriamente, uma educação bilíngüe (LIBRAS e Português), como direito aos alunos surdos. Adicionalmente, determina que o ensino de LIBRAS deva ser parte integrante dos currículos de todos os Cursos de Educação Especial, Fonoaudiologia e Magistério, em seu nível médio e superior. Contudo, há grande carência de conteúdos e intérpretes de LIBRAS no meio educacional - o que afeta diretamente a aprendizagem e a inclusão social dos surdos. Segundo a Federação Nacional de Educação e Integração dos Surdos, é grande a necessidade de educadores capacitados e que estejam geograficamente disponíveis para atender toda a demanda. Neste contexto, foi concebido e desenvolvido um sistema Web para a produção flexível de conteúdos educacionais, compostos por vídeos com legenda escrita e janelas com intérpretes de LIBRAS. Optou-se por um tradutor/intérprete humano após análises dos problemas ainda enfrentados pelos tradutores automáticos de LIBRAS-Português. Os conteúdos podem ser elaborados de acordo com a necessidade e adequação ao contexto das aulas e do público alvo, sem requerer especialistas em Informática. Esse conteúdo é convertido automaticamente para ser visualizado em ambientes Web e em ambientes que usam o padrão Ginga-NCL, como da IPTV e da TV Digital Aberta (TVDA) no Brasil. A janela de intérprete de LIBRAS é controlada pelo usuário, podendo ficar oculta ou ser ajustada quanto ao tamanho e posição. O trabalho foi pautado na legislação e em Normas Técnicas brasileiras. Para o desenvolvimento do sistema proposto foi utilizado o sistema de banco de dados MySQL e tecnologia associadas as linguagens / Abstract: This work presents a proposal to contribute to the growing demand in learning Brazilian Sign Language (LIBRAS), officially adopted in 2002 (Decree-Law No. 10.436, 04/24/2002). The intention is to support the Decree-Law No. 10.436, which mandates that all school systems offer, necessarily, a bilingual education (LIBRAS and Portuguese), as right to deaf students. Additionally, determines that the teaching of LIBRAS must be part of curricula of all courses of Special Education, Speech Therapy and Magisterium, in high school and college courses. However, there is great lack of the content and interpreters of the LIBRAS in the educational environment - which directly affects learning and social inclusion of deaf. According to the National Federation of the Education and Integration of Deaf there is still a great need for LIBRAS contents and interpreters in the educational environment. Moreover, it is important the availability of people skilled in LIBRAS in geographically appropriate locations to support the regional demands. In this context a Web system was designed and developed aiming a flexible production of educational content, consisted of videos with subtitles and windows with LIBRAS interpreters. It was decided to work with LIBRAS interpreters after an analysis of the problems still faced by automatic translators LIBRAS-Portuguese. The Contents can be developed in accordance with the need and suitability of classroom environment, without requiring informatics specialists. This content is automatically converted to be viewed in Web environments and in environments that use the standard Ginga-NCL, such as IPTV and Brazilian Open Digital TV. The window with the recording of the LIBRAS interpreter (LIBRAS window) is controlled by the user and can be hidden or adjusted in size and position. This work was guided by the Brazilian law and Brazilian Technical Standards. In Order to develop... (Complete abstract click electronic access below) / Orientador: Hilda Carvalho de Oliveira / Coorientador: Celso Socorro Oliveira / Banca: Sandra Eli Sartoreto de Oliveira Martins / Banca: Rudinei Goularte / Mestre

Made available in DSpace on 2015-04-14T13:56:24Z (GMT). No. of bitstreams: 1 439846.pdf: 3140948 bytes, checksum: 37438f4fc0e85d46c270e73b24a4ee0b (MD5) Previous issue date: 2012-03-23 / The health care system began to be developed from the 90's, with the aim of gathering information of beds in a common point. Developed by manufacturers of patient monitors, health care system have evolved over the years, bringing more and more tools for monitoring of patients and help health professionals. Against these objectives this thesis is to develop, along with Toth technology company located in Technology Park PUCRS, a medical device company Lifemed and with the support of the Microgravity Laboratory, a world reference in the field of aerospace physiology, a cental station system. This thesis has developed a platform for remote monitoring interface with paitent monitors of Lifemed company , able to manage and centralize physiological information from patients monitored. For the development of the central station, were created two software able to organize, manage and view information from all the monitors connected to the system. Both software were developed in C++, a programming language that combines both the necessary structure for visual applications with the needs of low-level interaction for real-time systems. The communication protocol TCP / IP, one of the strongest communication systems used in Ethernet applications, was chosen for the communication between the system and monitors. Performance tests were designed to evaluate the data integrity, system stability and reliability of data displayed. The developed system has the ability to manage up to 50 monitors Lifetouch-10 from the TCP / IP and store 96 hours of physiological data of each patient monitored. Each platform is able to simultaneously display 12 physiological waveforms and 8 parameters from up to 32 monitors in real-time, providing pre-configured technical and physiological alarms and multi speed waveform visualization. It is believed that with the implementation of remote monitoring systems in hospital environments factors such as patient mortality is reduced, improving treatment and care of hospitalized patients. / As centrais hospitalares come?aram a ser desenvolvidas a partir da d?cada de 90, com o objetivo de reunir informa??es dos leitos em um ponto comum. Desenvolvidas por fabricantes de monitores multiparam?tricos, as centrais v?m evoluindo ao longo dos anos, trazendo cada vez mais ferramentas para a monitora??o dos pacientes e o aux?lio aos profissionais da sa?de. Ao encontro a esses objetivos essa disserta??o vem desenvolver, junto a empresa de tecnologia Toth, situada no parque tecnol?gico da PUCRS, a empresa de equipamentos m?dicos LifeMed e com o apoio do Centro de Microgravidade, refer?ncia mundial na ?rea de fisiologia aeroespacial, uma central de monitora??o de leitos hospitalares. Nessa disserta??o foi desenvolvida uma plataforma de monitora??o remota para interface com os monitores multiparam?tricos Lifrtouch-10 da LifeMed, capaz de gerenciar e centralizar informa??es fisiol?gicas de pacientes monitorados. Para o desenvolvimento da central, foram criados dois softwares capazes de organizar, gerenciar e visualizar as informa??es de todos os monitores conectados ao sistema. Ambos os softwares foram desenvolvidos em C++, uma linguagem de programa??o que mescla ao mesmo tempo a estrutura necess?ria para aplica??es visuais com as necessidades de intera??o de baixo n?vel para sistemas de tempo real. O protocolo de comunica??o TCP/IP, um dos mais robustos utilizado em sistemas de comunica??o ethernet, foi escolhido para a comunica??o entre o sistema e os monitores. Foram criados testes de desempenho para avalia??o da integridade dos dados, estabilidade do sistema e confiabilidade dos dados visualizados. O sistema desenvolvido tem a capacidade de gerenciamento de at? 50 monitores Lifetouch-10 a partir do protocolo TCP/IP e armazenar 96 horas de dados fisiol?gicos de cada paciente monitorado. Cada plataforma de visualiza??o ? capaz de mostrar 12 curvas fisiol?gicas e 8 par?metros de at? 32 monitores conectados em tempo real, assim como par?metros de configura??o do monitor e alarmes fisiol?gicos. Acredita-se que com a implanta??o de sistemas de monitora??o remota em ambientes hospitalares fatores como mortalidade de pacientes seja reduzido, melhorando o tratamento e o cuidado dos pacientes internados.

Submitted by Samira Prince (prince@ufpa.br) on 2012-06-05T13:42:18Z No. of bitstreams: 2 Dissertacao_AnaliseReguladorVelocidade.pdf: 1272295 bytes, checksum: d0238e9bc770122f02aa785945e7aeac (MD5) license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) / Approved for entry into archive by Samira Prince(prince@ufpa.br) on 2012-06-05T13:43:07Z (GMT) No. of bitstreams: 2 Dissertacao_AnaliseReguladorVelocidade.pdf: 1272295 bytes, checksum: d0238e9bc770122f02aa785945e7aeac (MD5) license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) / Made available in DSpace on 2012-06-05T13:43:07Z (GMT). No. of bitstreams: 2 Dissertacao_AnaliseReguladorVelocidade.pdf: 1272295 bytes, checksum: d0238e9bc770122f02aa785945e7aeac (MD5) license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Previous issue date: 2011 / CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / Analisa uma proposta de um controlador digital para o regulador de velocidade da Usina Hidroelétrica de Curuá-Una, utilizando duas estratégias de projeto, a estratégia indireta com o projeto do controlador sendo feito no plano contínuo e depois discretizado e a estratégia direta, em que o controlador é projetado inteiramente no plano discreto. O conhecimento gerado no simulador é de grande importância, pois é uma das grandes ferramentas para avaliar o comportamento dos controladores digitais propostos, em ambiente seguro. O estudo dos controladores também permite uma substituição de equipamentos antigos, com produção descontinuada, por equipamentos novos que permitem a confecção de controladores modernos, digitais e inteligentes, que proporcionam uma substituição de técnicas antigas de controle por estratégias avançadas de controle, maximizando o rendimento do sistema em condições adversas de operação. O trabalho levanta as diferenças, vantagens e desvantagens de cada controlador, com o objetivo de auxiliar na escolha do controlador mais adequado para projetos de controladores avançados: tipo um controle adaptativo, controle fuzzy ou controle neural. As dificuldades de projeto e os resultados das simulações foram os principais indicadores na avaliações dos dois RV digitais projetados. De uma forma geral o RV digital direto apresentou melhor desempenho, estabilidade e menor esforço computacional, entretanto, o RV digital indireto mostrou desempenho similar, menor degradação devido às não linearidades e ao menor esforço de projeto. / This paper makes an analyze of a digital controller for the speed control in a hydroelectric factory of Curuá-Una. It’s used two design strategies, one that uses the indirect approach where the controller design is still done on the continues plane and then discretized and direct strategy , where the controller is designed entirely in the discrete plane. The knowledge generated using simulated tests is of great importance because it is one of the major tools to evaluate the performance of digital controllers in a secure environment. The study also contribute with the replacement of old equipment ( with a discontinued production) for digitalized equipment that allow the implementation of modern controllers, this way providing the replacement of classic continues controllers for advanced modern digital controllers, maximizing the efficiency of the system under adverse operation conditions. The work raises the differences, advantages and disadvantages of each controller, in order to assist in choosing the most suitable driver for the design of advanced controllers: adaptive control, fuzzy control or neural control. The difficulties of design and simulation results were the main indicators in assessments of the two digital speed regulator (SR) projected. In overall the SR Direct Digital had the best performance, stability and less effort, however, SR indirect digital performance showed similar, less degradation due to nonlinearities and less design effort.

Submitted by Irvana Coutinho (irvana@ufpa.br) on 2013-02-07T17:10:14Z No. of bitstreams: 2 license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Dissertacao_DesenvolvimentoImplementacaoEstrategias.pdf: 2725465 bytes, checksum: c9f9494a9752e376913c7f082c46f0ca (MD5) / Approved for entry into archive by Ana Rosa Silva(arosa@ufpa.br) on 2013-02-08T13:20:07Z (GMT) No. of bitstreams: 2 license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Dissertacao_DesenvolvimentoImplementacaoEstrategias.pdf: 2725465 bytes, checksum: c9f9494a9752e376913c7f082c46f0ca (MD5) / Made available in DSpace on 2013-02-08T13:20:08Z (GMT). No. of bitstreams: 2 license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Dissertacao_DesenvolvimentoImplementacaoEstrategias.pdf: 2725465 bytes, checksum: c9f9494a9752e376913c7f082c46f0ca (MD5) Previous issue date: 2012-04-29 / Neste trabalho são apresentados o desenvolvimento e a implementação de estratégias de controle digital para regulação automática de tensão e para o amortecimento de oscilações eletromecânicas em um sistema de potência em escala reduzida de 10kVA, localizado no Laboratório de Controle de Sistemas de Potência (LACSPOT), da Universidade Federal do Pará (UFPA). O projeto dos dois controladores é baseado na técnica de alocação polinomial de polos. Para o projeto do Regulador Automático de Tensão (RAT) foi adotado um modelo simplificado, de primeira ordem, da máquina síncrona, cujos parâmetros foram levantados experimentalmente. Para o controlador amortecedor, por sua vez, também chamado de Estabilizador de Sistemas de Potência (ESP), foi utilizado um modelo discreto, do tipo auto regressivo com entrada exógena (ARX). Este modelo foi estimado por meio de técnicas de identificação paramétrica, considerando para tal, o conjunto motor-gerador interligado a um sistema de maior porte (concessionária de energia elétrica). As leis de controle foram embarcadas em um microcontrolador de alto desempenho e, para a medição dos sinais utilizados nos controladores, foi desenvolvida uma instrumentação eletrônica baseada em amplificadores operacionais para o condicionamento dos sinais dos sensores. O sinal de controle é baseado na técnica de modulação por largura de pulso (PWM) e comanda o valor médio da tensão de um conversor CC-CC, o qual é utilizado como circuito de excitação que energiza o enrolamento de campo do gerador. Além disso, o acionamento elétrico das máquinas que compõem o grupo gerador de 10kVA foi projetado e automatizado somando segurança aos operadores e ao componentes deste sistema de geração. Os resultados experimentais demonstraram o bom desempenho obtido pela estratégia proposta. / This paper presents the development and implementation of control strategies for digital automatic voltage regulation and damping of oscillations in a 10kVA synchronous generator 10kVA located at the Power Systems Control Laboratory (LACSPOT) at Federal University of Pará (UFPA). The design of both controllers is based on the pole placement technique. For the design of the Automatic Voltage Regulator (AVR), it was adopted a first order simplified model for the synchronous machine, whose parameters were obtained experimentally. For the damping controller, also called Power System Stabilizer (PSS), it was used an auto-regressive with exogenous input (ARX) discrete model. This model was estimated by means of parametric identification techniques considering, for this purpose, the motor-generator connected to a larger system. The control laws were embedded in a high-performance microcontroller and, for the measurement of signals used in the controllers, an electronic instrumentation was developed which is based on operational amplifiers for the sensors signal conditioning. The control signal is based on the technique of pulse width modulation (PWM) and controls the average voltage of a DC-DC converter, which is used as an excitation circuit which energizes the field winding of the generator. Moreover, the electric drive of the machines that make up the 10kVA group generator was designed and automated by adding security to operators and components of this generation system. The experimental results demonstrate the good performance achieved by the proposed strategy.

Made available in DSpace on 2014-06-11T19:30:50Z (GMT). No. of bitstreams: 0 Previous issue date: 2008-12-15Bitstream added on 2014-06-13T19:40:17Z : No. of bitstreams: 1 soares_jo_dr_ilha.pdf: 2703269 bytes, checksum: f51d4821a6cb2c9c52cf4d25420d0c39 (MD5) / Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) / O objetivo deste trabalho é a concepção de uma lógica de controle digital com modulação por histerese variável usando um dispositivo programável FPGA (Field Programmable Gate Array) e linguagem de descrição de hardware VHDL (Hardware Description Language), aplicada em um retificador trifásico híbrido para a obtenção do Fator de Potência (FP) de entrada quase unitário. O Retificador Trifásico Híbrido (RTH) é uma estrutura composta por um retificador a diodos de 6 pulsos e por três retificadores monofásicos SEPIC conectados em paralelo. O controle digital proposto é capaz de impor a forma de onda das correntes de entrada, obtendose Distorção Harmônica Total (DHT) reduzida e fator de potência (FP) quase unitário, sendo que nesta condição, os retificadores monofásicos SEPIC conduzirão no máximo 33% da potência ativa total. Além disso, o uso de FPGAs dará ao Retificador Híbrido Trifásico uma flexibilidade adicional na operação, podendo substituir vários sistemas de múltiplos pulsos convencionais e reduzir custos para o sistema de controle por eliminar a confecção de circuitos complexos de controle analógico, para os conversores chaveados. Neste trabalho, apresenta-se uma análise detalhada e metodologia de projeto para o Retificador Híbrido Trifásico (RTH) que possibilita relacionar o valor da DHT das correntes de entrada com os valores das potências média e aparente processadas pelas estruturas controlada e não-controlada, podendo-se prever o desempenho global do sistema. Serão apresentados detalhes sobre o funcionamento do código VHDL e da modulação por histerese variável empregada e, por fim, os resultados experimentais de um protótipo implementado para 3,0 kW. O código VHDL desenvolvido, associado à lógica de controle digital proposta, foi implementado através de um dispositivo FPGA da Xilinx – Spartan XC2S200E, módulo digilab-D2E... / The objective of this work is the development of a digital control logic with variable hysteresis modulation using a FPGA (Field Programmable Gate Array) device and VHDL (Hardware Description Language), applied at a hybrid three-phase rectifier in order to obtain an almost unitary input power factor (PF). The hybrid three-phase rectifier is a structure composed by parallel SEPIC controlled single-phase rectifiers connected to each leg of a standard 6-pulses uncontrolled diode rectifier. The proposed digital control is capable to impose input current waveforms, resulting in a reduced THD (Total Harmonic Distortion) and almost unitary input power factor, being that in this operation condition the parallel SEPIC single-phase rectifiers will process only 33.0 % of total active power. Moreover, the use of FPGA will provide to hybrid three-phase rectifier an additional flexbility in its operation, making possible the replacement of same conventional systems of multiple pulses and reducing costs for the control system, through the elimination of complex analogical circuitry used in the controlled converters. In this work is presented a detailed analysis and design methodology to hybrid threephase rectifier that establishes a relationship between the THD imposed to line input currents, with the average and apparent powers processed through controlled and uncontrolled structures, making possible to know previously the global system performance. It will be presented details about the operation of the VHDL code and variable hysteresis modulation proposed, and finally the experimental results from an implemented 3.0 kW prototype. The developed VHDL code, considering the proposed digital control logic, was implemented through a Xilinx’s FPGA device – Spartan XC2S200E, digilab-D2E module, whose generated control signals resulted in input currents with practically sinusoidal waveforms... (Complete abstract click electronic access below)

Made available in DSpace on 2016-12-12T20:27:38Z (GMT). No. of bitstreams: 1 Aldo Zanella Junior.pdf: 3746857 bytes, checksum: 7ff548689a89fd8090402ad4891a23c1 (MD5) Previous issue date: 2015-07-09 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / This work introduces the report of performed studies in order to evaluate the applicability of generalized predictive control (GPC) to several plants. The main goal is to analyze the GPC performance in processes with different features, analyzing the influence of its tuning parameters. The study is justified by the fact that GPC presents itself as a generalized solution for several classes of processes, which are becoming increasingly complex and demanding for traditional controllers to handle. For the purpose to prove this proposal of GPC, it was performed several tests with plants of different orders and response characteristics, real and simulated, varying controller tuning parameters and measuring some quality indices. It was evaluated the influence of tuning parameters and it was made a report of conclusions that was reached. Through obtained results, it is shown that GPC satisfies the proposal and presents favorable results. / Esta dissertação traz o relato do estudo realizado a fim de avaliar a aplicabilidade do controlador preditivo generalizado (GPC) em plantas diversas. O objetivo principal é analisar o desempenho do GPC em processos com diferentes características, analisando a influência dos seus parâmetros de sintonia. O estudo se justifica pelo fato de que o GPC apresenta-se como uma solução generalizada para diversos tipos de processos, os quais estão se tornando cada vez mais complexos e com maiores exigências para o controlador. A fim de comprovar essa proposta do GPC, realizou-se inúmeros ensaios com plantas com respostas e ordem diferentes, reais e simuladas, variando-se os parâmetros de sintonia do controlador e medindo-se alguns parâmetros de qualidade. Avaliou-se a influência dos parâmetros de sintonia e fez-se um relato das conclusões a que se chegou. Através dos resultados obtidos, mostra-se que o GPC corresponde ao que se propõe para as plantas testadas e apresenta resultados favoráveis.

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / This work presents as contributions a design procedure for controllers applied to single-phase uninterruptible power supplies and the certification of the closed-loop stability and performance using linear matrix inequalities. The design procedure takes into account the IEC62040-3 standard to select the components of an internal model principle based controller that guarantees tracking of sinusoidal reference and rejection of disturbances from typical nonlinear loads. It also takes into account the suitability of the controller for implementation in fixed point digital signal processors, including constraints on data representation and transport delay. A discrete linear quadratic regulator is used to ensure to the closed-loop system satisfactory transient responses and steady-state performance. The proposed design procedure is applied to a prototype of the output stage of an uninterruptible power supply, with simulation and experimental results that totally comply with the requirements of the IEC62040-3 standard. Finally, the performance of closed-loop system is certified by means of linear matrix inequalities that allow to determine the capacity of rejection of disturbances under time-varying or time invariant parametric uncertainties, providing new information on limits of performance for this class of systems. / Este trabalho apresenta como contribuições um procedimento de projeto para controladores aplicados a fontes ininterruptas de energia monofásicas e a certificação da estabilidade e do desempenho em malha fechada utilizando desigualdades matriciais lineares. O procedimento de projeto leva em conta a norma IEC62040-3 para a escolha das componentes de um controlador baseado no princípio do modelo interno, que garante rastreamento da referência senoidal e rejeição de distúrbios provenientes de cargas não lineares típicas. Também leva em conta a adequação do controlador à implementação em processadores digitais de ponto fixo, incluindo restrições na representação dos dados e de atraso de transporte. Um regulador linear quadrático discreto é utilizado para garantir ao sistema em malha fechada respostas transitórias e desempenho em regime permanente satisfatórios. O procedimento de projeto proposto é aplicado a um protótipo de estágio de saída de uma fonte ininterrupta de energia, com resultados de simulação e experimentais que atendem completamente às exigências da norma IEC62040-3. Finalmente, o desempenho do sistema em malha fechada é certificado por meio de desigualdades matriciais lineares que permitem determinar a capacidade de rejeição de distúrbios sob incertezas paramétricas variantes no tempo ou invariantes no tempo, fornecendo novas informações sobre limites de desempenho para essa classe de sistemas.

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / This master s thesis proposes a three-phase transformerless double-conversion UPS with digital control system and reduced overall cost. The topology is composed of an input stage, a battery bank, an inverter, an auxiliary circuit and transfer switches. The input stage assumes the three-phase rectifier function with LCL filter in normal operation mode and is responsible for discharge the battery bank in backup mode. This configuration reduces the system cost since an available circuit is used to discharge the battery bank. In conventional double-conversion UPS topologies the input stage remains inactive during the backup mode and an additional circuit is employed for this purpose. The auxiliary circuit is formed by an inductor and a switching leg and is used as a battery charger during normal operation mode and is additionally used to balance the bus capacitors voltages in backup mode. In this configuration, the auxiliary circuit can be designed for only a fraction of the UPS rated power, also providing lower total system cost. Transfer switches change the configuration of the input stage and the auxiliary circuit according to the UPS operating mode. The detailed operation of the topology, modelling, digital control structure, and the results obtained by simulation are showed. Finally a 20 kVA prototype is implemented and experimental results are acquired for the validation of the employed design methodology as well as the proposed circuit functionality. / Esta dissertação de mestrado propõem uma topologia de fonte ininterrupta de energia (UPS - Uninterruptible Power Supplies) trifásica de dupla conversão sem transformador com custo reduzido e sistema de controle digital. A UPS proposta é composta por um estágio de entrada, um banco de baterias, um inversor, um circuito auxiliar e chaves de transferência. O estágio de entrada assume a função de retificador trifásico com filtro LCL em modo normal de operação da UPS e é responsável pela descarga do banco de baterias em modo bateria de operação. Esta configuração reduz o custo do sistema, pois permite que seja aproveitado um circuito disponível e dimensionado para a potência nominal da UPS para a descarga do banco de baterias. Em topologias convencionais de UPSs de dupla conversão o estágio de entrada permanece ocioso durante este modo de operação e um circuito adicional é empregado para este fim. O circuito auxiliar é formado por um indutor e um braço de interruptores e é utilizado como carregador de baterias em modo normal de operação e adicionalmente é utilizado para realizar o equilíbrio das tensões dos capacitores de barramento em modo bateria. Com esta configuração, o circuito auxiliar pode ser dimensionado para apenas uma fração da potência nominal da UPS, propiciando também a redução do custo total do sistema. As chaves de transferência alteram as configurações do estágio de entrada e do circuito auxiliar de acordo com o modo de operação da UPS. É apresentada a operação detalhada da topologia, a modelagem, a estrutura de controle digital utilizada e os resultados obtidos via simulação. Por fim, um protótipo de 20 kVA é implementado e resultados experimentais são adquiridos para a validação da metodologia de projeto empregada bem como da funcionalidade do circuito proposto.

Orientador: Carlos Alberto Canesin / Banca: Falcondes Jose Mendes de Seixas / Banca: Flávio Alessandro Serrão Gonçalves / Banca: Luiz Carlos de Freitas / Banca: João Batista Vieira Junior / Resumo: O objetivo deste trabalho é a concepção de uma lógica de controle digital com modulação por histerese variável usando um dispositivo programável FPGA (Field Programmable Gate Array) e linguagem de descrição de hardware VHDL (Hardware Description Language), aplicada em um retificador trifásico híbrido para a obtenção do Fator de Potência (FP) de entrada quase unitário. O Retificador Trifásico Híbrido (RTH) é uma estrutura composta por um retificador a diodos de 6 pulsos e por três retificadores monofásicos SEPIC conectados em paralelo. O controle digital proposto é capaz de impor a forma de onda das correntes de entrada, obtendose Distorção Harmônica Total (DHT) reduzida e fator de potência (FP) quase unitário, sendo que nesta condição, os retificadores monofásicos SEPIC conduzirão no máximo 33% da potência ativa total. Além disso, o uso de FPGAs dará ao Retificador Híbrido Trifásico uma flexibilidade adicional na operação, podendo substituir vários sistemas de múltiplos pulsos convencionais e reduzir custos para o sistema de controle por eliminar a confecção de circuitos complexos de controle analógico, para os conversores chaveados. Neste trabalho, apresenta-se uma análise detalhada e metodologia de projeto para o Retificador Híbrido Trifásico (RTH) que possibilita relacionar o valor da DHT das correntes de entrada com os valores das potências média e aparente processadas pelas estruturas controlada e não-controlada, podendo-se prever o desempenho global do sistema. Serão apresentados detalhes sobre o funcionamento do código VHDL e da modulação por histerese variável empregada e, por fim, os resultados experimentais de um protótipo implementado para 3,0 kW. O código VHDL desenvolvido, associado à lógica de controle digital proposta, foi implementado através de um dispositivo FPGA da Xilinx - Spartan XC2S200E, módulo digilab-D2E... (Resumo completo, clicar acesso eletrônico abaixo) / Abstract: The objective of this work is the development of a digital control logic with variable hysteresis modulation using a FPGA (Field Programmable Gate Array) device and VHDL (Hardware Description Language), applied at a hybrid three-phase rectifier in order to obtain an almost unitary input power factor (PF). The hybrid three-phase rectifier is a structure composed by parallel SEPIC controlled single-phase rectifiers connected to each leg of a standard 6-pulses uncontrolled diode rectifier. The proposed digital control is capable to impose input current waveforms, resulting in a reduced THD (Total Harmonic Distortion) and almost unitary input power factor, being that in this operation condition the parallel SEPIC single-phase rectifiers will process only 33.0 % of total active power. Moreover, the use of FPGA will provide to hybrid three-phase rectifier an additional flexbility in its operation, making possible the replacement of same conventional systems of multiple pulses and reducing costs for the control system, through the elimination of complex analogical circuitry used in the controlled converters. In this work is presented a detailed analysis and design methodology to hybrid threephase rectifier that establishes a relationship between the THD imposed to line input currents, with the average and apparent powers processed through controlled and uncontrolled structures, making possible to know previously the global system performance. It will be presented details about the operation of the VHDL code and variable hysteresis modulation proposed, and finally the experimental results from an implemented 3.0 kW prototype. The developed VHDL code, considering the proposed digital control logic, was implemented through a Xilinx's FPGA device - Spartan XC2S200E, digilab-D2E module, whose generated control signals resulted in input currents with practically sinusoidal waveforms... (Complete abstract click electronic access below) / Doutor

In this master thesis, the development of an electronic ballast with variable luminous flux for a T5 fluorescent lamp is presented. Several technics for the control of the power variation have already been discussed in the literature. Therefore, this work presents a method that blends two of the most traditional technics: the control done by altering the bus voltage and the control done through the changing of the switching frequency. To achieve this, the electronic circuit is composed by a power factor pre-regulator, which is a SEPIC converter with digitally controlled output voltage, a half-bridge inverter and a LCC resonant filter. For the pre-regulation stage, a proportional-integral compensator is used as the control method, which provides different levels of output voltage with an almost zero error when compared to the reference voltage and a satisfactory response to line disturbances. The half-bridge inverter control is done with the IR21592 IC, which keeps the phase angle fixed for the system’s entire operation band through a phase control loop. In order to validate the efficiency of this method, the electronic circuit is also evaluated when operating with the classical approach, by using a constant bus voltage and controlling the phase angle of the resonant filter to change the lamp’s luminous flux. Furthermore, the pre-heating of the lamp ’s filaments is analyzed and its temperatures are controlled by a Flyback converter, according to the power variation. / Essa dissertação apresenta o desenvolvimento de um pré-regulador de fator de potência aplicado a um reator eletrônico com variação de fluxo luminoso para uma lâmpada fluorescente modelo T5. Diversas técnicas para o controle da variação da potência em lâmpadas fluorescentes já foram discutidas na literatura, sendo que nesse trabalho será abordado um método que mescla duas das principais técnicas, que são: o controle feito pela variação da tensão de barramento e o controle feito através da variação da frequência de comutação do inversor ressonante. Para isso, o reator é composto de um estágio pré-regulador de fator de potência, formado por um conversor SEPIC com tensão de saída variável e controlada digitalmente, um inversor half-bridge e um filtro LCC ressonante. No estágio pré-regulador é utilizado um compensador proporcional integral para os diversos níveis de tensão de saída, o qual proporciona uma tensão de barramento com erro praticamente nulo em relação a referência e uma satisfatória resposta quando submetido a distúrbios da rede elétrica. O controle do inversor half-bridge é feito pelo CI IR21592, o qual, através de uma malha PLL, mantém o ângulo de fase da corrente do filtro ressonante fixo para toda faixa de operação do reator. Para a validação do desempenho do método proposto, é também avaliado o rendimento do circuito operando de forma clássica, utilizado uma tensão de barramento fixa e controlando o ângulo de fase da corrente do filtro ressonante para se obter a variação do fluxo luminoso da lâmpada. Também é avaliado o preaquecimento e o aquecimento dos filamentos da lâmpada durante a variação da potência, realizado por um conversor Flyback.