Orientador: Alberto Martins Jorge / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-13T22:52:00Z (GMT). No. of bitstreams: 1 BoturaJunior_Galdenoro_D.pdf: 7610299 bytes, checksum: 99e4ac14db7dfa4f0ccafe34071fdb1a (MD5) Previous issue date: 1991 / Resumo: Não informado / Abstract: Not informed. / Doutorado / Doutor em Engenharia Elétrica

Orientador: Rege Romeu Scarabucci / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-14T03:38:05Z (GMT). No. of bitstreams: 1 Bonatti_IvanilSebastiao_M.pdf: 2768481 bytes, checksum: b3be8bb99889ed29f2fe905ca9898ed0 (MD5) Previous issue date: 1975 / Resumo: O presente trabalho consta do projeto teórico decodificador D/A não linear para sistema MCP l(Modulação por Codificação de Pulsos) de 8 dígitos para 30 canais telefônicos. Apresenta-se inicialmente a idéia geral do decodificador a ser implementado e o esquema para realizar a curva compressão-expansão através da linearização por parte (13 segmentos), conforme recomendações da C.C.I.T.T. Desenvolve-se o projeto com todos os detalhes de circuito e apresenta-se as suas especificações. Através de simulação digital obtém-se as tolerâncias dos componentes. Finaliza-se este trabalho com a apresentação dos resultados experimentais e uma análise destes / Abstract: Not informed / Mestrado / Mestre em Ciências

Orientador: Alberto Martins Jorge / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-14T23:39:49Z (GMT). No. of bitstreams: 1 Dias_JoseAntonioSiqueira_D.pdf: 2350996 bytes, checksum: 9501666c0f18757af83a1af1a354e492 (MD5) Previous issue date: 1985 / Resumo: Neste trabalho apresetamos o projeto completo de um conversor D/A não-linear integrado (Lei A-128), em tecnologia I2L/Linear, que visa atender às especificações dos sistema de transmissão telefônica por modulação de código de pulsos (MCP). O projeto é dividido em duas etapas básicas: a primeira relativa ao projeto dos circuitos digitais I2L, e a segunda, a mais importante, relativa ao projeto dos circuitos analógicos de conversão D/A. A parte do projeto que envolve os circuitos analógicos é discutidas detalhadamente, procurando apresentar de forma clara as técnicas de projeto utilizadas. As avaliações do projeto, realizadas com montagens em "bread-board", usando "arrays" de transistores, mostraram um bom desempenho, indicando que uma versão em circuito integrado, deverá apresentar um desempenho, muito bom, atendendo facilmente as características necessárias ao conversor D/A do sistema MCP. / Abstract: The design of an integrated PCM non-linear D/A converter (A-128 law) in I2L/Linear technology is presented. The work has two main parts: one concerning the design of the I2L digital circuits and the second, which is also the most important, dedicated to the design and analysis of the analog circuits used in the D/A converter. The design of the analog circuits is discussed in details and all the desing techniques used are explainde carefully. The circuit was evaluated in bread-board form, using kit-parts and transistor arrays. The measured data show that the circuit has a good performance; it is expected than an integrated version of the circuit will have very good performance, meeting (or even exceeding) the specifications of the PCM D/A converter. / Doutorado / Doutor em Engenharia Elétrica

Made available in DSpace on 2014-06-11T19:22:31Z (GMT). No. of bitstreams: 0 Previous issue date: 2009-10-30Bitstream added on 2014-06-13T20:09:43Z : No. of bitstreams: 1 almeida_ts_me_ilha.pdf: 5032122 bytes, checksum: ba20bdd1ce902754e7b772b2be3cc785 (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Neste trabalho, apresenta-se o desenvolvimento e a avaliação de duas ferramentas que auxiliam projetos de circuitos eletrônicos, sejam eles projetos de sistemas digitais ou de sistemas mistos (sinais digitais e sinais analógicos). A partir de um diagrama de transição de estados, modelado em ambiente Stateflow®, a primeira ferramenta, denominada SF2HDL, realiza a extração de linguagens de descrição de hardware, podendo ser VHDL ou Verilog HDL. Sendo ainda capaz de extrair uma tabela de transição de estados padronizada, que, posteriormente, foi utilizada como entrada pelo programa TABELA, o qual realiza a minimização do sistema digital. A máquina de estados finitos, alvo da tradução, pode ser descrita tanto pelo modelo de Mealy como pelo modelo de Moore. Como estudos de caso, foram utilizados quatro códigos de linhas empregados em sistemas de telecomunicações. A segunda ferramenta é um aperfeiçoamento de uma ferramenta já existente, denominada MS2SV, empregada na síntese de sistemas mistos. O MS2SV é capaz de gerar uma descrição em VHDL-AMS estrutural, a partir de um modelo descrito em alto nível de abstração no ambiente Simulink®. Toda a estrutura de projeto necessária para a simulação e análise do sistema no ambiente SystemVision™, também é gerado pelo MS2SV. Foram utilizados quatro modelos de conversor de dados do tipo DAC (Digital to Analog Conversor), para avaliar o desempenho da ferramenta. Nesse contexto, as duas ferramentas permitem maior flexibilidade ao projetista, traduzindo descrições em níveis de abstração diferentes, o que permite uma análise mais detalhada do funcionamento do sistema e facilitando a sua implementação física / In this work, it’s shown the development and evaluation of two tools to aid in electronic circuits projects, be them digital systems projects or for mixed systems (digital and analogical signs). From a states transition diagram modeled in Stateflow® environment, the first tool, named SF2HDL, performs the extraction of hardware description languages, which could be VHDL or Verilog HDL. It is also capable of extracting states transition table standardized, which later was used as a TABELA program, which accomplishes the minimization of the digital system. The target finite state machine of the translated can be described by the Mealy model as much as the Moore model. As case studies were used four code lines employed in telecommunications systems. The second tool is an improvement of an already existent tool, known as MS2SV, used in the synthesis of mixed systems. The MS2SV is able to generate a description in structural VHDL-AMS, from a model described in high level of abstraction in the Simulink® environment. The whole project structure necessary for the simulation and analysis of the system by the SystemVision™ environment is also generated by MS2SV. Four DAC (Digital to Analog Converter) were used to evaluate the tool is performance. In that context, both tools allow a greater flexibility to the planner, translating descriptions in different abstraction levels, which allows a more detailed analysis of the systems behavior and making its physical implementation easier

Orientador: Alberto Martins Jorge / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-04T16:28:44Z (GMT). No. of bitstreams: 1 Silva_JoseCarlosda_D.pdf: 8074106 bytes, checksum: 2f71934ce780079124988d97ff4b0521 (MD5) Previous issue date: 2005 / Resumo: Neste trabalho é apresentada a lógica múltiplo valor como opção para substituir ou ser usada como interface com a lógica binária. A lógica múltiplo valor difere da lógica binária clássica devido ao fato que os seus dígitos estão além de zeros e uns. Utilizando a lógica múltiplo valor consegue-se comunicação em entre blocos ou com o mundo externo a um chip com menor número de interconexões, o que acarretará a diminuição da área do circuito integrado e redução de custos. Pesquisadores e industria caminham para a pesquisa e desenvolvimento de circuitos múltiplos valores, que podem substituir ou ser utilizados como interface com os circuitos de dois valores (binários). Este trabalh o apresenta o desenvolvido do projeto de um conversor digital quaternário para analógico que tem quatro entradas e resolução equivalente a um conversor digital binário para analógico de oito entradas. Este conversor foi confeccionado totalmente em tecnologia CMOS 0.35µm, tendo como resultado um protótipo de um circuito integrado múltiplo valor que contém todas as células de um conversor digital binário para analógico. Este conversor apresenta consumo de potência abaixo de 1mW, alimentação simples de 5V e compactação (900µm x 235µm) / Abstract: In this work is presented the multiple value logic as option to substitute or to be used as interface with the binary logic. The multiple value logic differs of the classic binary logic to the fact that its digits are beyond zeros and ones. Using the multiple logic value obtains communication in between blocks or with the external world to one chip with lesser number of interconnections, what it will cause the reduction of the area of the integrated circuit and reduction of costs. Researchers and industry walk for the research and development of multiple values circuits, that can substitute or be used as interface with the circuits of two values (binary). This work presents the developed one of the project of a quaternary digital to analog converter that it has four inputs and resolution equivalent to a binary digital to analog converter of eight inputs. This converter was confectioned totally in technology CMOS 0.35µm, having as resulted an prototype of an integrated circuit multiple value that contains all the cells of a binary digital to analog converter. This converter presents consumption of power below of 1mW, simple voltage of 5V and compacting (900µm x 235µm) / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica