Made available in DSpace on 2015-04-14T14:49:18Z (GMT). No. of bitstreams: 1 419188.pdf: 2389705 bytes, checksum: 7142723f44a1f3c5a063142bb2c8760b (MD5) Previous issue date: 2008-03-04 / Para atender a uma cresente demanda por desempenho de processamento, o projeto de sistemas embarcados inclui a utiliza??o de diversos processadores al?m de infra-estruturas de comunica??o complexas (por exemplo, barramentos hier?rquicos e redes intra-chip). H? uma crescente demanda por um n?mero cada vez maior de funcionalidades contidas em um ?nico sistema. Neste cen?rio, quest?es relacionadas a estimativas de consumo de energia ganham import?ncia no projeto de sistemas eletr?nicos embarcados. Dessa forma, o fluxo de projeto de sistemas embarcados multi-processados necessita de ferramentas para a gera??o de estimativas de desempenho e consumo de energia durante todo o ciclo de desenvolvimento, de forma a verificar se o caminho de constru??o do projeto condiz com a especifica??o do mesmo. O desempenho, assim como o consumo de energia de um determinado sistema precisam ser avaliadados o mais cedo poss?vel no fluxo de projeto. M?todos anal?ticos s?o propostos para que estimativas de desempenho e de consumo de energia possam ser realizadas de maneira r?pida, evitando tempos proibitivos de simula??o. Nos m?todos anal?ticos o sistema ? modelado como uma s?rie de propriedades e modelos abstratos s?o utilizados para o c?lculo do desempenho do sistema. Apesar de m?todos anal?ticos serem mais r?pidos que m?todos baseados em simula??o a modelagem do sistema ? mais complexa. Al?m disso, devido ao alto n?vel de abstra??o em que o sistema ? representado, seu uso em sistemas grandes e complexos se torna invi?vel devido a explos?o de estados necess?rios para a representa??o sist?mica destes, que ? o caso de recentes projetos de sistemas embarcados. Dessa forma, melhorias nos m?todos baseados em simula??o tornam-se bastante pertinentes, e um estudo dessa ?rea ? apresentado nesse trabalho.

Made available in DSpace on 2015-04-14T14:49:42Z (GMT). No. of bitstreams: 1 437796.pdf: 2125944 bytes, checksum: 5e312ec4db3f55dac8ce8c7388128326 (MD5) Previous issue date: 2012-02-29 / The increasing complexity of the applications demands more processing capacity, which boosts the development of a computational system composed of modules, such as processors, memories and specific hardware cores, called Multi-Processor System-on- Chip (MPSoC). If the modules of this system are connected through a Network-on-Chip (NoC) communication infrastructure and all processors are of the same type, they are known by homogeneous NoC based MPSoC. One of the main problems relating to MPSoCs design is the definition of which processors of the system will be responsible for each application task execution, objecting to meet the design requirements, such as the energy consumption minimization and the application execution time reduction. This work aims to carry out quickly and efficiently partitioning and mapping activities for the design of homogeneous MPSoCs. More specifically, the partitioning application's task into groups, and mapping of tasks or task groups into a target architecture type homogeneous NoC-based MPSoC. These activities are guided by requirements of energy consumption minimization and load balancing, and delimited by constraints of maximum energy consumption, maximum processing load and maxima areas of data and code of each processor. The work shows the complexity of partitioning and mapping activities separately and jointly. It also shows that the mapping is more efficient on energy consumption minimization, when compared to partitioning, yet the effect of partitioning cannot be neglected. Moreover, the joint effect of both activities saves in average 37% of energy. The mapping when performed at runtime may be inefficient, due to the short time and the large number of solutions to be explored. Having an approach that applies a static partition before the dynamic mapping, it is possible to achieve more efficient mappings / O aumento da complexidade das aplica??es demanda maior capacidade de processamento, impulsionando o desenvolvimento de um sistema computacional compostos por m?dulos como processadores, mem?rias e n?cleos de hardware espec?ficos, chamado de Multi-Processor System-on-Chip (MPSoC). Se os m?dulos deste sistema forem conectados por uma infraestrutura de comunica??o do tipo Network-on- Chip (NoC) e todos os processadores forem de um ?nico tipo, este ? chamado de MPSoC homog?neo baseado em NoC. Um dos principais problemas relativo ao projeto de MPSoCs ? a defini??o de qual dos processadores do sistema ser? respons?vel pela execu??o de cada tarefa de uma aplica??o, visando atender os requisitos de projeto, tais como a redu??o do consumo de energia e a redu??o do tempo de execu??o da aplica??o. Este trabalho tem como objetivo a realiza??o de forma r?pida e eficiente das atividades de particionamento e mapeamento para o projeto de MPSoCs homog?neos. Mais especificamente o particionamento de tarefas de uma aplica??o em grupos, e o mapeamento de tarefas ou grupos de tarefas em processadores homog?neos de uma arquitetura alvo do tipo MPSoC baseado em NoC. Sendo estas atividades guiadas por requisitos de redu??o do consumo de energia e balanceamento de carga, e delimitadas por restri??es de m?ximo consumo de energia, m?xima carga de processamento e m?ximas ?reas de dados e c?digo associadas a cada processador. O trabalho mostra a complexidade das atividades de particionamento e mapeamento, separadas e conjuntamente. Mostra tamb?m que o mapeamento ? mais eficiente na redu??o de consumo de energia, quando comparado com o particionamento, mas mesmo assim o efeito do particionamento n?o pode ser negligenciado. Al?m disto, o efeito conjunto de ambas as atividades reduz em m?dia 37% o consumo de energia. O mapeamento, quando realizado em tempo de execu??o, pode ser pouco eficiente, devido ao tempo ex?guo e ao grande n?mero de solu??es a serem exploradas. Utilizando uma abordagem que aplica um particionamento est?tico anterior ao mapeamento din?mico, permite obter mapeamentos mais eficientes. Isto porque o particionamento est?tico de tarefas em grupos reduz o espa?o de busca que o mapeamento necessita realizar. Experimentos com v?rias aplica??es sint?ticas e quatro aplica??es embarcadas mostram que a redu??o m?dia do consumo de energia ? de 23,5%. Este trabalho apresenta o framework PALOMA que realiza o particionamento de tarefas em grupos e o framework CAFES para fazer o mapeamento destes em posi??es da arquitetura alvo, onde cada posi??o cont?m um processador. Estas atividades permitem planejar sistemas com menor consumo de energia, mais velozes e em tempo de projeto aceit?vel

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2015-06-29T12:40:33Z No. of bitstreams: 1 471296 - Texto Completo.pdf: 2108698 bytes, checksum: 3b45f65685531967cfcb1b4458fc269a (MD5) / Made available in DSpace on 2015-06-29T12:40:33Z (GMT). No. of bitstreams: 1 471296 - Texto Completo.pdf: 2108698 bytes, checksum: 3b45f65685531967cfcb1b4458fc269a (MD5) Previous issue date: 2015-03-30 / Multiprocessor System-on-Chip (MPSoC) based on Network-on-Chip (NoC) incorporates a lot of Processing Elements (PEs) in order to perform applications with high degree of parallelism/concurrence. These applications consist of several communicating tasks that are dynamically mapped into the PEs of the target architecture. When the number of application tasks grows, the complexity of mapping also grows, possibly reducing the effectiveness and/or efficiency of the solution. An approach for the mapping optimization is the introduction of a previous step called partitioning, which allows to organize the tasks interaction through an efficient grouping, reducing the number of mapping alternatives. This paper proposes the Partition Reduce (PR) algorithm, which is a task partitioning approach inspired on MapReduce algorithm, where tasks are partitioned by a deterministic iterative clustering. The PR was analyzed according to its effectiveness and efficiency to minimize the energy consumption caused by the communication in the target architecture and to balance the processing load on the PEs. Experimental results, containing a wide range of complex tasks, show that PR is more effective in generating partitions with low power consumption and efficient load balancing at any level of tasks complexity, when compared with the simulated annealing (SA) algorithm. Moreover, the results show that the algorithm is efficient only for medium or high complexity applications. / Sistema multiprocessado intrachip, em ingl?s Multiprocessor System-on-Chip (MPSoC), com comunica??o baseada em rede intrachip, em ingl?s Network-on-Chip (NoC), integra grande quantidade de Elementos de Processamento (PEs) com o objetivo de executar aplica??es com alto grau de paralelismo/concorr?ncia. Estas aplica??es s?o compostas por diversas tarefas comunicantes, que s?o mapeadas dinamicamente nos PEs da arquitetura alvo. Quando cresce o n?mero de tarefas da aplica??o, a complexidade do mapeamento tamb?m cresce, podendo reduzir a efic?cia e/ou a efici?ncia da solu??o encontrada. Uma abordagem para otimizar o mapeamento ? a introdu??o de uma etapa anterior denominada particionamento, que permite organizar a intera??o das tarefas atrav?s de um agrupamento eficiente, reduzindo o n?mero de alternativas do mapeamento. Esta disserta??o prop?e o algoritmo Partition Reduce (PR), que ? uma abordagem de particionamento de tarefas baseada no algoritmo MapReduce, onde as tarefas s?o particionadas atrav?s de um agrupamento iterativo determin?stico. O PR foi analisado quanto a sua efic?cia e efici?ncia para minimizar o consumo de energia causada pela comunica??o na arquitetura alvo e para balancear a carga de processamento nos PEs. Resultados experimentais, contendo um conjunto variado de complexidade de tarefas, demonstram que o PR ? mais eficiente na gera??o de parti??es com baixo consumo de energia e com um balanceamento de carga eficiente para qualquer n?vel de complexidade de tarefas, quando comparado com o Simulated Annealing (SA). Por outro lado, os resultados mostram que o algoritmo ? eficaz apenas para aplica??es de m?dia e alta complexidade.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2015-10-20T10:35:57Z No. of bitstreams: 1 475814 Texto Completo.pdf: 4419676 bytes, checksum: 33d6f870a7ffdf36f2c561498804f718 (MD5) / Made available in DSpace on 2015-10-20T10:35:57Z (GMT). No. of bitstreams: 1 475814 Texto Completo.pdf: 4419676 bytes, checksum: 33d6f870a7ffdf36f2c561498804f718 (MD5) Previous issue date: 2015-01-22 / Wireless Sensors Network (WSN) based systems, are traditionally used to monitor events in places with limited human access. A WSN is formed by a group of devices called sensors node, each responsible for transporting monitored data to a certain destination and performing other programmed tasks in order to comply with further objectives of the proposed system. Since power consumption is one of the main challenges associated to the use of WSNs, techniques to minimize such energy consumption of a complete WSN or even in one sensor node, have been object of extended research. Maximizing the lifetime of the network can be obtained throughout better data package management or by reducing the adopted transmission power, for example. It is important to note that this optimization is limited by the process delay of the sensor node itself, as well as by interference causing an increased error rate, which itself affects the data packet transmission between source and destination. In this context, this work proposes a technique able to stimulate individually tailored behavioral changes regarding the data packets analysis and the consumption energy thought certain transmission path in each sensor node. It called Path Energy Control Technique (PECT).In more details, the PECT is based on the adjustment of the power transmission from on the analysis of the Received Signal Strength Indicator (RSSI) and a quality metric is assigned to paths, where the data packets flow between nodes. This metric is calculate from the efficiency in the data packet?s reception, from the disturbance in the path, as well as the data packet sending frequency due the number of sensors nodes for the specific neighborhood. It should be mention the PECT technique will be represented by a algorithm to be development in this work which will be implemented at application level, guarantying portability, independent from the hardware used for the WSN. In addition, the PECT is able to manage the data transmission frequency and to support different network topologies, including multipath topologies. Finally, the PECT technique is validated through simulations and the results were obtained from the evaluation of the efficiency. The techniques? robustness is analyzed and compared with other techniques from literature. / Sistemas baseados em Rede de Sensores Sem Fio (RSSF) s?o tradicionalmente utilizados para monitorar eventos em ?reas onde o acesso ? limitado. Uma RSSF ? formada por um conjunto de dispositivos chamados de nodos sensores, os quais t?m a miss?o de transportar os dados monitorados para um determinado destino e executar as tarefas programadas para cumprir com os objetivos do sistema proposto. T?cnicas que visam minimizar o consumo de energia de RSSF ou at? mesmo de apenas um nodo sensor v?m sendo objeto de v?rias pesquisas, uma vez que a energia representa um dos desafios relacionados ao uso de RSSF. A maximiza??o da vida ?til da rede pode ser obtida a partir de uma melhor gest?o dos pacotes de dados ou at? mesmo a partir da redu??o da pot?ncia de transmiss?o adotada, por exemplo. Note que essa maximiza??o ? limitada no momento em que se observa um aumento da taxa de erros em fun??o da interfer?ncia que, por sua vez, afeta a transmiss?o dos pacotes de dados entre a origem e o destino, bem como em fun??o do pr?prio atraso do processamento no nodo sensor. Neste contexto, o presente trabalho prop?e uma t?cnica capaz de modificar individualmente o comportamento de cada nodo sensor a partir da an?lise dos pacotes de dados e da energia consumida por um determinado caminho de transmiss?o Path Energy Control Technique (PECT).Em mais detalhes, a t?cnica baseia-se no ajuste da pot?ncia de transmiss?o a partir da an?lise do Received Signal Strength Indicator (RSSI) e de uma m?trica de qualidade que ser? atribu?da ao caminho que os dados trafegam na rede entre os nodos. Essa m?trica ? calculada a partir da efici?ncia da recep??o dos pacotes, da perturba??o no caminho dos dados e da frequ?ncia de envio dos pacotes de dados em fun??o do n?mero de nodos sensores da vizinhan?a. Conv?m mencionar que a PECT foi representada por um algoritmo a ser desenvolvido, e poder? ser implementada no n?vel de aplica??o, o que, por sua vez, garante a portabilidade e o uso independente do hardware que est? sendo utilizado para a RSSF. Al?m disso, a PECT ? capaz de gerenciar a frequ?ncia de envio de dados e de suportar diferentes topologias de redes, incluindo as topologias de multipath. Finalmente, a t?cnica ser? validada atrav?s de simula??es, e os resultados obtidos na avalia??o da efici?ncia e da robustez da mesma, ser?o analisados e comparados com outras t?cnicas presentes na literatura.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-07-14T16:47:27Z No. of bitstreams: 1 DIS_MARCELO_DA_SILVA_CONTERATO_COMPLETO.pdf: 3136466 bytes, checksum: acab99222ce3923954a284d165dc3f87 (MD5) / Made available in DSpace on 2016-07-14T16:47:27Z (GMT). No. of bitstreams: 1 DIS_MARCELO_DA_SILVA_CONTERATO_COMPLETO.pdf: 3136466 bytes, checksum: acab99222ce3923954a284d165dc3f87 (MD5) Previous issue date: 2016-01-15 / Currently, Data Centers have their resources used at extremely high loads, which leads to the uncontrolled use of resources. It maintains a high energy consumption, even at times when traffic demand is low. At this time, researchers are performing several researches in energy efficiency for data center, however, most of the results were focused on two major components: servers and cooling systems. In this study, we propose strategies for data center network configuration to reduce energy consumption through the Software Defined Networking paradigm. Such strategies were combined with techniques to reduce energy consumption and evaluated compared to the power-agnostic environments. Besides, the impact of different fat-tree topology sizes and proposed strategies were simulated and compared taking into account the presented energy savings. By applying the overload factors of 1:5 and 1:20, energy-saving rate on the network reached 70.02% for a fat-tree topology size of k = 12, and 64.82% for a fat-tree topology size of k = 8, when compared to a traditional network. / Atualmente, Data Centers t?m seus recursos utilizados em cargas extremamente altas, o que leva ? utiliza??o de recursos de forma descontrolada. Isto mant?m um elevado consumo de energia, at? mesmo em momentos em que a demanda de tr?fego ? baixa. At? agora, os pesquisadores realizaram diversas pesquisas no campo da efici?ncia energ?tica para Data Centers, no entanto, a maior parte dos resultados se concentra em dois componentes principais: servidores e sistemas de refrigera??o. Neste trabalho, s?o propostas estrat?gias para configura??o da rede de Data Center visando reduzir o consumo de energia, atrav?s do paradigma de SDN (Software Defined Networking). Tais estrat?gias foram combinadas com t?cnicas de redu??o do consumo de energia e avaliadas em compara??o ao consumo de energia em ambientes sem preocupa??o com economia de energia. Al?m disso, o impacto de diferentes tamanhos de topologias fat-tree e as estrat?gias propostas foram simuladas e comparadas quanto a economia de energia apresentada. Ao aplicarmos os fatores de sobrecarga de 1:5 e 1:20, a taxa de economia de energia na rede chegou a 70,02% com uma topologia fat-tree de tamanho k = 12, e a 64,82% com uma topologia fat-tree de k = 8, em compara??o com a rede tradicional.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-08-25T16:13:03Z No. of bitstreams: 1 DIS_RODRIGO_CADORE_CATALDO_COMPLETO.pdf: 7126312 bytes, checksum: ce5099664b8e90c2cb1206af9f3c6cc4 (MD5) / Made available in DSpace on 2016-08-25T16:13:03Z (GMT). No. of bitstreams: 1 DIS_RODRIGO_CADORE_CATALDO_COMPLETO.pdf: 7126312 bytes, checksum: ce5099664b8e90c2cb1206af9f3c6cc4 (MD5) Previous issue date: 2016-03-04 / Avan?os na tecnologia de fabrica??o de semicondutores permitiram implementar um sistema computacional completo em um ?nico chip, em ingl?s de System-on-Chip (SoC). SoCs integram m?ltiplos elementos de processamento (PEs), componentes de mem?ria e dispositivos de entrada/sa?da. Este trabalho emprega o termo ingl?s Multiprocessor System-on-Chip (MPSoCs) para um SoC que integra m?ltiplos PEs cooperantes. ? medida que o n?mero de PEs aumenta em um MPSoC, torna-se necess?rio o uso de arquiteturas que proveem escalabilidade e concorr?ncia da comunica??o. A rede intrachip, em ingl?s Network-on-Chip (NoC), que interconecta o sistema atrav?s de roteadores distribu?dos no chip foi proposta para atender estes requisitos. O sistema de interconex?o tamb?m deve prover recursos para atender a comunica??o entre PEs e m?dulos de mem?ria. Infelizmente, trabalhos pr?vios demonstraram que basear toda a comunica??o de mem?ria com uma NoC n?o ? adequado para atender os requisitos de lat?ncia. Al?m disso, muitas propostas baseadas em NoC descartam o suporte ? programa??o do tipo mem?ria compartilhada que permanece um requisito b?sico de aplica??es paralelas. A principal contribui??o deste trabalho ? o projeto e explora??o experimental de MPSoCs 3D com suporte a caches intrachip que empregam uma matriz de chaveamento com suporte ? coer?ncia de cache para comunica??o entre PEs e a hierarquia de mem?ria, e uma NoC para a intercomunica??o de PEs, devido ? sua efici?ncia em transmitir pequenos pacotes e sua escalabilidade. Resultados experimentais foram realizados com o simulador Gem5 utilizando o conjunto de instru??es da ARM e dois benchmarks: PARSEC e NASA NAS. Os resultados foram organizados em tr?s conjuntos de avalia??o: 1. Avalia??o da mem?ria principal utilizando mem?rias emergentes baseadas em tecnologias 3D e duas mem?rias tradicionais para desktops: Double Data Rate (DDR) e Low Power (LP) DDR. Para a pluralidade das aplica??es, mem?rias emergentes resultaram em um impacto igual ou menor que 10% de acr?scimo no tempo de execu??o provendo significativa redu??o no consumo de energia, quando comparadas ?s mem?rias tipo DDR; 2. Avalia??o de caches utilizando cinco arquiteturas de cache e explorando seus efeitos no tempo de execu??o de aplica??es e consumo de energia. Foram exploradas tr?s arquiteturas compartilhadas e duas arquiteturas privadas em caches L2. Para a maioria das aplica??es, a tradicional arquitetura compartilhada da L2 mostrou o melhor tempo de execu??o. Entretanto, para o consumo de energia, as arquiteturas L2 privadas obtiveram os melhores resultados; 3. Avalia??o da escalabilidade do sistema proposto. Os experimentos utilizaram v?rios tamanhos de clusters e aplica??es baseadas em troca de mensagens. / Advances in semiconductor manufacturing technology have allowed implement the whole computing system into a single chip, which is namely System-on-Chip (SoC). SoCs integrate several processing elements (PE), memory components and I/O devices. This work employs the term Multiprocessor Systems-on-Chip (MPSoCs) to SoCs that integrate several cooperating PEs. The increasing quantity of PEs in an MPSoC demands the use of architectures that provide scalability and concurrent communication. The Network-on-Chip (NoC) that interconnects the system through distributed routers has come to tackle these requirements. The interconnection system must also provide resources to fulfil the communication between PEs and memory modules. Unfortunately, previous works have shown that a single packet-based NoC is not well-suited to provide scalability and low latency for cache supported systems. Additionally, many NoC-based designs lack support for a shared-memory programming model that is an essential requirement for most of the parallel applications. The main contribution of this work is the design and experimental exploration of 3D MPSoCs with on-chip cache support that employ a crossbar-based infrastructure for the cache-coherent memory hierarchy, and a packet-based NoC for inter-processor communication, due to its efficiency in travelling small packets and its benefits to ever-increasing scalability requirements. Experimental results performed on the Gem5 simulator using the ARM?s ISA and PARSEC and NASA NAS benchmarks were conducted under three evaluations scenarios: 1. Main memory evaluation using emerging 3D memory technologies and two traditional desktop memories: Double Data Rate (DDR) and mobile Low Power (LP) DDR. For the plurality of the applications, the emerging 3D memory technologies had less or equal than 10% of runtime execution increase providing significant energy saving when compared with DDR memories; 2. Cache evaluation using five cache architectures and exploring its effects on execution runtime and energy consumption. Three shared L2 cache designs and two private L2 cache design were explored. For the majority of the applications evaluated, the traditional shared L2 design had the lowest execution runtime. However, the private L2 designs showed the lowest energy consumption; 3. Scalability evaluation of the proposed system. Experiments using various sizes of clusters and applications based on message exchange.

Made available in DSpace on 2015-04-14T13:56:08Z (GMT). No. of bitstreams: 1 384715.pdf: 1956020 bytes, checksum: 3db73ba49319745144db2d25f7331e16 (MD5) Previous issue date: 2006-08-30 / Este trabalho tem por objetivo avaliar a influ?ncia de par?metros construtivos na demanda e consumo de energia el?trica para fins de condicionamento t?rmico ambiental. Os par?metros construtivos avaliados englobam tipos de vidros, cores externas das fachadas e revestimento nas paredes internas. As an?lises s?o realizadas atrav?s do programa de simula??o termoenerg?tica EnergyPlus e avaliadas a partir de um m?todo desenvolvido para analisar a efic?cia das alternativas construtivas. As avalia??es s?o realizadas tendo como base a edifica??o do Hospital Bruno Born, localizado em Lajeado, Rio Grande do Sul. A an?lise visa minimizar o consumo de energia el?trica no sistema de ar condicionado e atender todos os requisitos de conforto e assepsia de treze quartos de interna??o do estabelecimento hospitalar, de acordo com os ?ndices de temperatura especificados na NBR-6401. Visando averiguar as condi??es do ambiente t?rmico e o consumo de energia el?trica, s?o avaliados os ?ndices de conforto t?rmico, as temperaturas internas e a pot?ncia necess?ria do ar condicionado de expans?o direta para cada um dos treze quartos de interna??o do hospital, verificando o consumo energ?tico das alternativas utilizadas e a rela??o custo-benef?cio da melhor alternativa. Atrav?s das simula??es constatou-se que com a utiliza??o de materiais eficientes termicamente as trocas t?rmicas do interior com o exterior s?o minimizadas, diminuindo o consumo energ?tico do sistema de ar condicionado.

Made available in DSpace on 2015-04-14T14:12:40Z (GMT). No. of bitstreams: 1 424034.pdf: 416161 bytes, checksum: 898e15faed5020694b71ae1c948cf430 (MD5) Previous issue date: 2010-03-26 / O presente trabalho de pesquisa enfoca a reconstru??o do conhecimento por meio de investiga??o em sala de aula. Uma atividade investigativa relativa ao consumo de energia el?trica nos aparelhos eletroeletr?nicos residenciais, os quais fazem parte do cotidiano do aluno, foi proposta a estudantes de Ensino M?dio de escolas da Regi?o Oeste do Estado de Santa Catarina, e a evolu??o do conhecimento destes estudantes foi acompanhada. Partimos do pressuposto que a contextualiza??o dos conte?dos abordados durante as aulas de F?sica pode ampliar a significa??o dos conceitos abstratos que fazem parte da grade curricular da disciplina, e investigamos em que medida ocorreu reconstru??o do conhecimento nos estudantes envolvidos. A pesquisa foi proposta com base na literatura pertinente, que d? suporte ? tem?tica, e apresenta instrumentos que objetivaram identificar os conhecimentos pr?vios dos alunos, bem como analisar o processo de investiga??o. Conclu?do o processo de investiga??o, confirmamos que houve a reconstru??o do conhecimento por parte dos alunos, bem como a significa??o dos conceitos f?sicos abordados em sala de aula.

Made available in DSpace on 2015-04-14T13:56:09Z (GMT). No. of bitstreams: 1 401161.pdf: 3203510 bytes, checksum: 5f982969daeb4904827ef17bc67ef11c (MD5) Previous issue date: 2008-03-10 / Este trabalho teve como objetivo avaliar o potencial de economia de energia no Setor Hospitalar da Regi?o Sul do Brasil, bem como os impactos quanto ? mitiga??o de di?xido de carbono na atmosfera, alcan?ados atrav?s das redu??es no consumo de eletricidade. Para tanto a pesquisa contou com dezesseis hospitais, cada qual com seu diagn?stico energ?tico elaborado pelo Grupo de Efici?ncia Energ?tica da PUCRS. Al?m disso, o trabalho utilizou dados do DATASUS e do IBGE. Os c?lculos para a estima??o dos valores populacionais seguiram metodologias baseadas na estat?stica, onde, primeiramente, calcularam-se as m?dias aritm?ticas de: consumo e demanda antes de projetos de efici?ncia energ?tica, redu??es de consumo e demanda ap?s as a??es de efici?ncia energ?tica e investimento, todos relacionados com o n?mero de leitos dispon?vel ? interna??o. Posteriormente, atrav?s do c?lculo da regress?o linear, foi encontrado o consumo estimado de cada um dos hospitais da Regi?o Sul do pa?s e, somados os dados individuais, obtiveram-se os valores para a popula??o. Estes valores foram comparados com os encontrados por meio da m?dia a fim de se verificar a pertin?ncia dos mesmos. Como resultados, encontrou-se para a popula??o um consumo anual de 548 GWh e uma demanda de energia de 112 MW, onde, realizando a??es de efici?ncia energ?tica alcan?a-se uma redu??o de 171,5 GWh de consumo e 43,5 MW de demanda, necessitando-se de um investimento de R$ 157,08 milh?es. Levando em conta os custos evitados para a amplia??o do sistema el?trico no intuito de atender a mesma demanda, este investimento seria pago em 3,6 anos. No que tange aos impactos ambientais, com tais a??es de conserva??o de energia, evita-se a emiss?o de 164 mil toneladas de CO2 por ano. Assim, este trabalho mostra a grande import?ncia de se combater o desperd?cio de energia el?trica no setor e os benef?cios que as a??es de conserva??o de energia trariam para a sociedade.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2015-11-13T18:46:36Z No. of bitstreams: 1 476061 - Texto Completo.pdf: 1784422 bytes, checksum: d3eac64efed456626b720b6ff5c174a4 (MD5) / Made available in DSpace on 2015-11-13T18:46:36Z (GMT). No. of bitstreams: 1 476061 - Texto Completo.pdf: 1784422 bytes, checksum: d3eac64efed456626b720b6ff5c174a4 (MD5) Previous issue date: 2015-03-31 / The sensors devices obtained a great evolution in recent years, primarily due to the advancement of manufacturing techniques of electronic devices. And with the evolution of wireless communications techniques, it has been possible to implement wireless sensor networks in numerous types of applications. One of the biggest issues concerning these systems is their limited energy supply during eld operation. The sensors forming such network possess little capacity to store energy, this is due to their need to be reduced in size. Anyhow, the area occupied by the power supply system in many designs is responsible for about 50% of the device`s total area. In this context, this work presents two contributions regarding energy consumption in wireless sensor networks when applied to critical systems, ie where environmental variation can cause injury, danger or tragedy to humanity. First, this dissertation presents an energy model for measuring the e ectiveness of the medium access protocol that will be the second purpose of this dissertation. This protocol aims to add exibility to the frequency of collection of environmental information, which in turn is based on Time Division Multiple Access (TDMA). In this way energy consumption can be reduced and consequently the system`s lifetime is increased. / A tecnologia associada a nodos sensores passou por uma grande evolu??o nos ultimos anos, principalmente devido ao avan?o nas t?cnicas de fabrica??o de dispositivos eletr?nicos. Esse fato, em conjunto com a evolu??o da tecnologia de comunica??es sem fio, tornou poss?vel o uso de Redes de Sensores Sem Fio (RSSFs) nos mais diversos tipos de aplica??es. Apesar de vantagens tais como capacidade de monitorar zonas de dif?cil acesso, o uso de RSSF em determinados tipos de aplica??es pode ser invi?vel devido fundamentalmente a restri??es associadas ao fornecimento de energia. Basicamente, devido a usual baixa capacidade de armazenamento das baterias presentes nos nodos sensores; a vida util da rede passa a ser afetada. Em muitas implementa??es a area ocupada pelo m?dulo de fornecimento de energia chega a ocupar aproximadamente 50% da area total do nodo. Outro ponto importante a ser salientado e que al?m de uma unidade de bateria, o fato da rede ser usualmente utilizada para monitorar regi?es de dif?cil acesso, faze com que a substitui??o das mesmas seja totalmente invi?vel. Neste contexto, este trabalho prop?e duas contribui??es que visam de alguma forma maximizar o tempo de vida util dos nodos presentes em uma RSSF quando aplicada em sistemas cr?ticos, onde a varia??o do ambiente pode causar algum preju?zo ou mesmo perigo a humanidade. Em um primeiro momento, esta disserta??o de mestrado prop?e um modelo energ?tico para mensurar a efici?ncia do protocolo de acesso ao meio. Em um segundo momento, desta disserta??o de mestrado, tem como objetivo desenvolver um novo protocolo de acesso ao meio baseado na flexibiliza??o da frequ?ncia de coleta de informa??es do ambiente. Essa flexibiliza??o ser? implementada baseada na ideia de Time Division Multiple Access (TDMA). Desta forma, ser? poss?vel reduzir o consumo de energia e consequentemente, aumentar a vida util do sistema como um todo.