Avec l’explosion du trafic de données mobiles, des débits supérieurs au Gb/s deviennent nécessaires pour l’utilisateur. Ainsi, le réseau de communication est en cour d’amélioration afin de promouvoir le déploiement de la 5G, notamment grâce au développement et à l’installation de systèmes sans fil d’onde millimétrique (mmW) à 10 Gb/s. Néanmoins, pour délivrer de tels débits, les liens fronthaul/backhaul sans fil connectés au cœur de réseau devront supporter des flux de données supérieurs à 40 Gb/s. Cet enjeu suscite un intérêt croissant pour les fréquences sub-mmW et THz (0.1 THz – 1 THz) autour desquelles des bandes passantes (BPs) de 100 GHz sont accessibles. Il serait en effet possible d’atteindre un débit de 100 Gb/s, tout en utilisant des formats de modulation simples et ainsi réduire la consommation d’énergie du système. Visant le marché de masse des applications haut-débits, la technologie Photonique sur Silicium est particulièrement attractive pour générer des BPs naturellement larges et pour sa capacité à forts niveaux d’intégration et faible cout de fabrication. Dans cette thèse, une technologie Photonique sur Silicium industrielle a donc été évaluée durant le développement d’un émetteur intégré THz fonctionnant sur la base d’une photodiode et pouvant délivrer 100 Gb/s. Le développement d’une antenne THz faible cout et compacte est également un aspect majeur de cette thèse afin de permettre la transmission point-à-point du signal THz. En effet, une antenne intégrée sur substrat organique faible cout et à faibles pertes et une lentille fabriquée par impression 3D ont été développées afin d’évaluer ces technologies de prototypage industriel au-delà de 200 GHz. / With the booming of mobile data traffic, the need for higher data-rates is clearly felt. To cope with this strong demand and support the 5G roll-out, the capacity of the mobile communication network is being improved every day with many solutions, among which the development and installation of millimeterwave (mmW) wireless systems operating at up to 10 Gb/s. However, in order to deliver such high speeds to the user, the fronthaul/backhaul network sending data back to the core network would require above 40 Gb/s data-rate wireless links. This challenge generates a growing interest for sub-mmW and THz frequencies (0.1 THz – 1 THz) at which up-to 100 GHz bandwidth (BW) is accessible. In such BW, it would be possible to achieve up to 100 Gb/s data-rates while using simple modulation schemes to reduce the wireless system’s power consumption. Targeting mass-market high data-rates applications, Silicon Photonics technology seems very promising as it benefits from wide intrinsic BW and powerefficient components, as well as high integration levels and low manufacturing costs. In this context, a main aspect of this PhD project is the evaluation of an industrial Silicon Photonics technology for the development of a THz system-on-chip transmitter capable of reaching up to 100 Gb/s using a photodiode. Since THz antennas are also a hot topic for THz point-to-point transmission, a second aspect of this PhD study is the design of a low-cost and compact THz antenna-system. Hence, a planar antenna using low-loss organic packaging technology and a 3D-printed plastic lens were developed in order to assess those industrial prototyping techniques above 200 GHz.

Avec la prolifération des appareils électroniques portables et mobiles communicants, il est recommandé de pouvoir échanger des données rapidement et commodément entre les appareils. Avec la pénurie de bande passante et la congestion dans le spectre des fréquences faibles, la technologie de communication à ondes millimétriques (Mm-wave) est considérée comme l'une des technologies clés du futur pour permettre des applications sans fil à débit élevé grâce à son large spectre abondant. Les nœuds de technologie CMOS avancés sont dotés de ft et fmax plus élevés qui permettent une utilisation peu coûteuse et généralisée de ce spectre. Cependant, de nombreux défis associés à la conception de circuits et de systèmes RF millimétriques en utilisant des technologies CMOS avancées ont été identifiés. L’amplificateur de puissance (PA) a été identifié comme étant le bloc le plus difficile à concevoir dans un émetteur-récepteur intégré RF millimétrique. Le concept au niveau du système de l’architecture basse puissance est d’abord étudié et des blocs clés tels que l’antenne 60 GHz et le modulateur OOK dans la technologie CMOS 130nm ont été présentés. Cette thèse explore également les défis de conception de l’amplificateur de puissance à ondes millimétriques dans la technolgie 28nm UTBB-FDSOI. Trois conceptions différentes d’amplificateur de puissance de 60 GHz ont été démontrées dans 28nm LVT FDSOI : 1) Un PA cascode à deux étages, 2) Un PA différentiel à deux étages à base de transformateur, 3) Un PA différentiel à deux étages à puissance combinée. Les performances simulées, y compris la prise en compte des parasites principaux de disposition ont été présentées. Les travaux futurs incluront l’intégration sur puce avec le PA. / With the proliferation of portable and mobile electronic devices, there is a strong need to exchange data quickly and conveniently between devices encouraging to overcome challenges in bandwidth shortages and congestion in the lower frequencies spectrum. Millimeter-wave (Mm-wave) technology is considered as one of the future key technologies to enable high data rates wireless applications due to its large abundant spectrum. Advanced CMOS technology nodes comes with high ft and fmax, enable low cost and widespread use of this spectrum. However, many associated challenges ranging from device, circuit and system perspectives for the implementation of a highly integrated mm-wave transceiver especially the power amplifier (PA) which identified to be the most challenging RF block to be designed. The system level concept of low power architecture is firstly studied and key blocks such as 60 GHz antenna and OOK modulateur in 130nm CMOS technology were presented. This thesis also explores the design challenges of mm-wave power amplifier in 28nm UTBB-FDSOI technology. Three different designs of 60 GHz power amplifier were demonstrated in 28nm LVT FDSOI : 1) A two-stage cascode PA, 2) A two-stage differential PA with low-km TMN, 3) A power combined two-stage differential PA with low-km TMN. The simulated performance including the consideration of key layout parasitics were presented. Future work will include for on-chip integration with the PA.

L'énergie photovoltaïque est promise à une forte croissance dans les prochaines années. Propre et renouvelable, elle possède en effet de sérieux atouts pour répondre aux grands enjeux posés par le réchauffement climatique et l'appauvrissement des ressources en énergie fossile. Elle reste néanmoins une énergie chère en comparaison des autres formes de production électrique. D'importants efforts de R&D doivent être mis en œuvre pour abaisser son coût et la rendre plus compétitive. Il existe d'ores et déjà dans les laboratoires des technologies permettant d'augmenter significativement le rendement des cellules solaires en silicium (qui représentent aujourd’hui l'essentiel du marché). Mais elles font appel le plus souvent à des procédés, comme la photolithographie, qui restent chères pour l'industrie photovoltaïque. Les technologies laser sont une voie envisagée pour répondre à ce problème. Sélectifs, sans contact et autorisant de hautes cadences, les procédés laser permettent de réaliser des structures avancées de cellules à moindre coût. Il existe ainsi une forte dynamique de recherche autour de ces procédés. Les traitements laser permettent d’usiner ou de modifier la matière, de façon rapide et fiable. Il est ainsi possible d’ablater sélectivement certains matériaux, de réaliser des tranchées ou des trous, ou encore de modifier des profils de dopage. Des architectures complexes deviennent ainsi accessibles sans recourir aux couteuses technologies de la microélectronique. C'est dans ce contexte que se déroule ce travail de thèse, financé par l'ADEME et la société SEMCO Eng., et s'inscrivant également dans le projet de l'Agence National pour la Recherche PROTERRA. Deux objectifs principaux ont motivé sa mise en place : développer un savoir-faire au laboratoire INL sur les technologies laser avec l'ambition de rejoindre les instituts leaders sur ces thématiques et transférer les procédés développés à l'équipementier SEMCO Eng. pour lui donner accès à une technologie aujourd'hui inédite dans l'industrie photovoltaïque française. Ces recherches ont porté sur les cellules photovoltaïques en silicium, dites de première génération, et se sont articulées autour de trois axes principaux : la modélisation de l'interaction laser matière, l'ablation sélective de diélectriques (notamment de la couche antireflet afin de permettre de nouvelles techniques de métallisation) et la réalisation de dopages localisés. Des cellules de grandes dimensions fabriquées en collaboration avec SEMCO Eng. et tirant parti de ces procédés ont permis d’obtenir des rendements en accord avec l’état de l’art (proche de 18 %). / Silicon solar cells still require cost reduction and improved efficiency to become more competitive. New architectures can provide a significant increase in efficiency, but today most of the approaches need additional fabrication steps. In this context, laser processing offers a unique way to replace technological steps like photolithography that is not compatible with the requirements of the photovoltaic industry. This PhD thesis will present two promising laser processes for silicon solar cells: selective laser doping and selective laser ablation. Laser-assisted diffusion of dopants is a promising way to produce at low cost advanced silicon solar cells with high efficiency. Indeed, selective emitters, which rely on high dopant concentration localized under the front electrical contacts are an effective way to reduce power losses at the front surface of silicon solar cells. Several laser-based techniques are competing to optimise the emitter geometry. One of the main approaches is to take advantage of the doping glass (usually P2O5 for p-type silicon solar cells) that is formed during the standard diffusion process. Selective laser ablation is an effective way to open the antireflection layer (SiNx) in order to perform alternative front side metallization. Indeed, in the industrial production of standard silicon solar cells, the front side metallization is made by screen printing of metal paste. This process scheme is very cost efficient but it leads to serious limitations of the solar cell efficiency. Electrochemical metallization avoids these issues but requires a selective opening of SiNx, which is usually done by photolithography. Direct laser ablation allows to consider this approach at an industrial level. These processes are presented illustrated by research conducted during this PhD at INL in laser technologies for photovoltaics. An innovative and potentially self-aligned process is also discussed, where the laser is used to open locally the antireflection and passivation coating, and at the same time, achieve local phosphorus diffusion. Moreover solar cells results above 18% have been obtained thanks to a selective emitter structure achieved with selective laser doping.

Les travaux de recherche présentés dans cette thèse consistent principalement en la conception de fonctions intégrées radiofréquences BiCMOS SiGe exploitant des résonateurs à ondes acoustiques de volume FBAR. Contrairement aux techniques actuelles rencontrées dans l'industrie qui consistent à réaliser des filtres et des résonateurs discrets et à les associer par la suite avec les circuits actifs des émetteurs-récepteurs au niveau du boîtier, nos résonateurs sont directement réalisés sur le substrat silicium des circuits actifs RF par une technique appelée intégration " above-IC ". Avec cette méthode d'intégration, les parasites et la modélisation associés aux microsoudures (Wire Bonding) sont éliminés. Elle permet aussi de se passer des circuits d'interface et d'adaptation nécessaires dans le cas de filtres RF discrets. Ceci permet de réduire considérablement la consommation et le volume des systèmes. Des amplificateurs faible bruit filtrants et des oscillateurs visant le standard WLAN IEEE 802.11a ont ainsi été implantés en utilisant cette technique d'intégration "above IC". Les circuits obtenus sont très compacts, et leurs performances, notamment celles des oscillateurs, sont à l'état de l'art. Par ailleurs, des amplificateurs faible bruit et des VCO LC SiGe intégrés pour application WLAN 5GHz sont également présentés et leurs techniques d'optimisation sont données.

Les travaux de cette thèse s'inscrivent dans le cadre du développement des réseaux de capteurs sans fil pour le domaine aérospatial. Les applications concernées sont la mesure de température et des contraintes mécaniques sur les ailes d'avion en vol d'essai ainsi que sur la structure des satellites. Ces mesures sont effectuées en temps réel et sans perte de données. Nos travaux de recherches se focalisent sur le développement d'une architecture de communication sans fil qui permet de répondre aux besoins des ces applications en terme de faible coût, faible consommation et haut débit. Nous avons développé une architecture à conversion directe avec l'utilisation de deux voies différentielles I et Q. Cette architecture exploite la bande de fréquence UWB 6-8.5 GHz autorisée en Europe. Nous nous sommes concentrés en particulier sur la conception des mélangeurs de fréquence qui demandent une bande passante très importante en valeur relative (10-510 MHz) sur l'entrée de mélangeur rehausseur de fréquence et sur la sortie de mélangeur abaisseur de fréquence. La conception de l'amplificateur faible bruit est moins délicate car son besoin en bande passante relative est moins important. Une nouvelle topologie de mélangeur a été conçue pour répondre au besoin en largeur de bande. Nous avons pris soins à ce que le mélangeur d'émission ait une perte de conversion nulle pour attaquer directement l'antenne sans passer par un amplificateur de puissance et réduire la puissance de contrôle à -3d Bm pour diminuer la consommation de l'oscillateur contrôlé en tension (VCO). De cette manière, la chaine d'émission se réduit à deux mélangeurs I et Q basse consommation. Cette architecture d'émission laisse plus de marge en terme de consommation pour la conception de la chaine de réception. Les différents blocs RF ont été développés en technologie CMOS 130 nm, permettant d'atteindre de bonnes performances avec un coût minimum. Les mesures effectuées valident le fonctionnement des circuits développés.

Les réseaux de capteurs sans fil nécessitent des fonctions de calcul et de transmissionradio associées à chaque capteur. Les SoCs RF intégrant ces fonctions doivent avoir uneautonomie la plus grande possible et donc une très faible consommation. Aujourd'hui, leursperformances énergétiques pourraient être fortement améliorées par des systèmes d'alimentationinnovants. En effet, les circuits d'alimentation remplissent leur fonction classique de conversiond'énergie mais aussi des fonctions d'isolation des blocs RF et digitaux. Leurs performancess'évaluent donc en termes d'efficacité énergétique et de réponse transitoire mais aussi d'isolationentre blocs et de réjection de bruit.Ce travail de thèse concerne l'intégration du système de gestion et de distribution del'énergie aux différents blocs RF d'un émetteur/récepteur en élaborant une méthodologie " topdown" pour déterminer la sensibilité de chaque bloc à son alimentation et en construisant unearchitecture innovante et dynamique de gestion/distribution de l'énergie sur le SoC. Cetteméthodologie repose sur la disponibilité de régulateurs de tension présentant des performancesadaptées. Un deuxième volet du travail de thèse a donc été de réaliser un régulateur linéaire detype LDO à forte réjection sur une bande passante relativement large et bien adapté àl'alimentation de blocs RF très sensibles aux bruits de l'alimentation.

Le medium sans fil est une ressource partagée et limitée. Les normes sans fil actuelles partagent toujours le principe de partage du medium Half-Duplex: la transmission et la réception de signaux sont effectuées dans deux intervalles de temps distincts ou deux bandes de fréquences différentes. En outre, l'émetteur-récepteur ne peut émettre et recevoir qu’un signal à la fois. Cette thèse suit une autre approche: au lieu de partager le support avec le principe de Half-Duplex, toute la bande de fréquence autorisée est partagé pour la transmission et la réception simultanée, approche qui est appelée Full-Duplex. Dès lors, on peut concevoir une architecture d'un émetteur-récepteur radio flexible à large bande pour traiter deux types de signaux différents à la fois. Pour approcher cet objectif, nous utilisons une méthode de suppression active analogique de l’auto-interférence (AARFSIC) et l'annulation active numérique d'auto interférence dans le domaine temporel (ADSICT) pour annuler la forte auto-interférence (SI) induite par le principe Full-Duplex. Basé sur la radio Full-Duplex, nous proposons un système flexible Dual-Band (FDDB) émetteur-récepteur radio OFDM-Full Duplex en la combinant avec un front-end RF double bande. S'appuyant sur ces principes, nous exposons trois contributions principales: Nous présentons une technique d’annulation analogique de l’auto-interférence (ASIC), qui peut annuler complètement l’auto-interférence à trajet direct ou multi-trajets, basée sur la combinaison des méthodes AARFSIC et DSICT. Ensuite, nous présentons la conception et l'évaluation d'une radio OFDM Full-Duplex, y compris l'analyse et la qualification de l'impact du bruit thermique et du bruit de phase sur les performances du système. Enfin, nous développons une radio dual-bande FDDB OFDM qui peut fonctionner sur deux fragments de spectre séparés. Afin d'éliminer l'impact du déséquilibre I/Q sur la radio FDDB, une méthode d’estimation des déséquilibres I/Q et de compensation, simple mais efficace, est présentée. La simulation au niveau système menée avec ADS et Matlab montre que cette méthode peut effectivement compenser des déséquilibres I/Q aussi bien élevés que faibles. / The wireless medium is a shared and limited resource. Current wireless standards always share the medium with Half-Duplex principle: the transmission and reception of signals are done in two separate time slots or two different frequency bands. Besides, the transceiver can only transmit and receive one signal at a time. This dissertation takes an alternate approach: Instead of sharing the medium with Half-Duplex principle, the entire licensed frequency band is shared for simultaneous transmission and reception, which we call Full-Duplex. Besides, the design concept for a wideband flexible radio transceiver can process two different types of signals at a time. To approach this goal, we use an active analog radio frequency self-interference cancellation (AARFSIC) method or a combination scheme of the AARFSIC and active digital self interference cancellation in time domain (ADSICT) to cancel the strong self-interference (SI) induced by the Full-Duplex principle. Based on the Full-Duplex radio, we propose a flexible Full-Duplex Dual-Band (FDDB) OFDM radio transceiver by combining it with a Dual-Band RF front-end. Building on these, we make three main contributions: We present an active self-interference cancellation (ASIC) scheme, which can cancel both the strong one-path and multi-path SI completely, based on the combination of the AARFSIC and DSICT. Next, we introduce the design and evaluation of a Full-Duplex OFDM radio, including the analysis and qualification of the impact of the thermal noise and phase noise on the system performance. Finally, we develop a FDDB OFDM radio that can work on two separate spectrum fragments. In order to eliminate the impact of the I/Q imbalance on the FDDB radio, a simple but practical digital I/Q imbalance estimation and compensation method is presented. The system level simulation conducted with ADS and Matlab software shows that this method can effectively compensate both high and low I/Q imbalance.

Le développement des systèmes multiprocesseurs intégrés sur puce (MPSoC) répond au besoin grandissant des architectures de calcul intensif. En revanche, l'évolution de leurs performances est entravée par leurs réseaux de communication sur puce (NoC) à cause de leur consommation d'énergie ainsi que du retard. C'est dans ce contexte que les NoC à base d'interconnexions RF et filaires (RFNoC) ont émergé. Afin de gérer au mieux et d'optimiser la conception d'un RFNoC, il est indispensable de développer une plateforme de simulation intégrant à la fois des circuits analogiques et numériques.Dans un premier temps, la simulation temporelle d'un RFNoC avec des composants dont les modèles sont idéaux est utilisée pour optimiser l'allocation des ressources spectrales disponibles. Le cas échéant, nous proposons des solutions pour améliorer la qualité de signal transmis. Dans un deuxième temps, nous avons développé en VHDL-AMS des modèles comportementaux et précis de chacun des composants du RFNoC. Les modèles de l'amplificateur faible bruit (LNA) et du mélangeur, prennent en compte les paramètres concernant, l'amplification, les non-linéarités, le bruit et la bande passante. Le modèle de l'oscillateur local considère les paramètresconventionnels, notamment le bruit de phase. Quant à la ligne de transmission, un modèle fréquentiel précis, incluant l'effet de peau est adapté pour les simulations temporelles. Ensuite, l'impact des paramètres des composants sur les performances du RFNoC est évalué afin d'anticiper les contraintes qui s'imposeront lors de la conception du RFNoC. / The development of multiprocessor systems integrated on chip (MPSoC) respondsto the growing need for intensive computation systems. However, the evolutionof their performances is hampered by their communication networks on chip(NoC) due to their energy consumption and delay. It is in this context that the wired RF network on chip (RFNoC) was emerged. In order to better manage and optimize the design of an RFNoC, it is necessary to develop a simulation platform adressing both analog and digital circuits.First, a time domaine simulation of an RFNoC with components whose modelsare ideal is used to optimize the allocation of the available spectrum resources. Where appropriate, we provide solutions to improve the quality of transmitted signal. Secondly, we have developed, in VHDL-AMS, behavioral and accurate models of all RFNoC components. The models of the low noise amplifier (LNA) and the mixer take into account the parameters for the amplification, nonlinearities, noise and bandwidth. The model of the local oscillator considers the conventional parameters, including its phase noise. Concerning the transmission line, an accurate frequency model, including the skin effect is adapted for time domaine simulations. Then, the impact of component parameters on RFNoC performances is evaluatedto anticipate constraints of the RFNoC design.

Les systèmes radio impulsionnelle Ultra large bande (IR-ULB), de part la nature de leurs signaux et de leurs architectures, montrent des caractéristiques intéressantes pour concurrencer les technologies existantes (Zigbee, Bluetooth et RFID) pour certaines applications nécessitant un faible coût et une faible consommation de puissance. Dans ce contexte cette thèse évalue les potentialités des systèmes IR-ULB pour la réalisation d’objets communicants miniatures.En utilisant une technologie "System In Package" (SiP), des objets communicants ULB prototype intégrant une ou plusieurs puces CMOS et une antenne ULB directement réalisée sur le boîtier sont présentés dans la thèse. Les transitions entre le circuit imprimé et les puces sont réalisées avec des fils d'interconnexion ("wirebonding"). Les points d'étude de la thèse se focalisent particulièrement sur la mise en boîtier d'une puce ULB et sur la conception sur silicium de la tête radio fréquence d'un système ULB. La réalisation d'une interconnexion faible cout par "wirebonding" entre un circuit intégré ULB et son support est problématique aux fréquences utilisées en ULB (3-10 GHz) en raison des éléments parasites importants limitant sa bande passante. Pour obtenir une transition ne dégradant pas les signaux ULB, plusieurs méthodologies d’interfaçage sont proposées permettant de réaliser sans augmentation notable de cout une transition large bande entre le circuit intégré et le circuit imprimé du boîtier. L'intégration en technologie CMOS standard des éléments principaux constituant la tête radio fréquence d'un système ULB impulsionnel (LNA, détecteur d'impulsions et générateurs d'impulsions) est étudiée. L'intérêt d'un co-design entre le silicium et le circuit imprimé lors de la conception de ces éléments est mis en avant. L'intégration ainsi que la miniaturisation du système final dans une technologie SIP sont également présentées. / Due to the nature of their signals and their architectures, Impulse Radio Ultra Wide Band (IR-UWB) systems show interesting features to compete with existing technologies (Zigbee, Bluetooth and RFID UHF) for low cost and low power applications. In this context, this thesis evaluates the potential of UWB systems for the realization of miniature communication devices.The thesis presents UWB communicating devices realized with a System in Package (SiP) technology. Devices incorporate one or several CMOS chips and an antenna directly printed on the board (PCB). Transitions between the PCB and the chips are made with standard wire bonds. The thesis especially focuses on packaging of UWB dice and on the design of UWB front end radio frequency.Due to important parasitic elements limiting its bandwidth, wire bonds transition is problematic for UWB applications (3-10 GHz). This thesis proposes several methodologies to interface integrated circuit and PCB to obtain a broadband transition without increasing cost production. The integration in standard CMOS technology of main components comprising the UWB radio frequency front end (LNA, pulse detector and pulse generator) is studied. The interest of a co-design between silicon and PCB to design these elements is pointed up. Integration and miniaturization of the final system in a SIP technology are also presented.

Les réseaux de capteurs sans fil nécessitent des fonctions de calcul et de transmissionradio associées à chaque capteur. Les SoCs RF intégrant ces fonctions doivent avoir uneautonomie la plus grande possible et donc une très faible consommation. Aujourd'hui, leursperformances énergétiques pourraient être fortement améliorées par des systèmes d'alimentationinnovants. En effet, les circuits d'alimentation remplissent leur fonction classique de conversiond'énergie mais aussi des fonctions d'isolation des blocs RF et digitaux. Leurs performancess'évaluent donc en termes d'efficacité énergétique et de réponse transitoire mais aussi d'isolationentre blocs et de réjection de bruit.Ce travail de thèse concerne l'intégration du système de gestion et de distribution del’énergie aux différents blocs RF d’un émetteur/récepteur en élaborant une méthodologie « topdown» pour déterminer la sensibilité de chaque bloc à son alimentation et en construisant unearchitecture innovante et dynamique de gestion/distribution de l'énergie sur le SoC. Cetteméthodologie repose sur la disponibilité de régulateurs de tension présentant des performancesadaptées. Un deuxième volet du travail de thèse a donc été de réaliser un régulateur linéaire detype LDO à forte réjection sur une bande passante relativement large et bien adapté àl'alimentation de blocs RF très sensibles aux bruits de l'alimentation. / Wireless sensor networks require calculation functions and radiofrequencytransmission modules within each sensor. RF SoCs integrating these functions must have thebiggest battery life and so a very small consumption. Today, innovative power managementsystems could highly enhance the energy performances of this type of RF SoC. Indeed, thesepower systems perform energy conversion and also the isolation functions of RF and digitalblocks. Their features are thus estimated in terms of energy efficiency, transient response and alsoisolation between blocks and noise rejection.This thesis work concerns the integration of the power management systems and itsdistribution channels into different ultra-low-power SoCs. This was achieved mainly thanks to thedevelopment of a new “top-down” approach. This new methodology consists of determining thesensibility of every block to its power supply and of designing an innovative and dynamicarchitecture of power management circuits on the SoC. This study ends up in the implementationof a very efficient low dropout (LDO) regulator for noise-sensitive low-current RF blocks inmixed SoC applications. The fabricated prototype achieves a high power supply rejection for awide range of frequencies.