Orientador : Tomaz Kowaltowski / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação / Made available in DSpace on 2018-07-15T22:08:40Z (GMT). No. of bitstreams: 1 Sousa_GalileuBatistade_M.pdf: 5002494 bytes, checksum: 3ce4ddcb6d2ae6706550a45822ade9c4 (MD5) Previous issue date: 1992 / Resumo: Computadores com conjunto de instruções reduzido (RISC) buscam a maximização do desempenho oferecendo instruções muito primitivas e de implementação eficiente. Por outro lado, análises de código objeto gerado por tradutores de linguagens de alto nível mostram que as instruções mais freqüentemente executadas são também as mais elementares. O aumento do desempenho de um computador de uso geral é, portanto, resultante de uma abordagem integrada entre compiladores e arquitetura. Estes conceitos têm mudado parcialmente as métricas de projeto nas duas áreas. Este trabalho consiste em caracterizar estas novas arquiteturas bem como seus relacionamentos com compiladores, ou mais precisamente, otimizadores de código. Aborda-se problemas fortemente identificados com o modelo RISC, tais como alocação de registradores e otimização de pipelines. Várias técnicas para tratar estes problemas são discutidas. Para validar as idéias descritas e/ou propostas, algumas das otimizações foram implementadas em um com.pilador de produção para a arquitetura SPARC / Abstract: Reduced Instruction Set Computers (RISCs) offer higher performance through their very simple instruction repertoire and its efficient hardware implementation. On the other hand, studies of object code generated by compilers for high level languages have shown that the most frequently executed instructions are exactly the simplest ones. The improvement in performance of a general purpose computer is thus result of an integrated approach to compiler construction and architecture. These ideas have influenced design concepts in both areas. In this dissertation we try to characterize these new architectures and their relation to compiling techniques, especially code optimization. Several aspects related to RISCs, such as, register allocation and pipelines optimization are discussed. Some of the ideas discussed or proposed were tried within a production compiling system on SPARC (Sun Microsystems) architecture / Mestrado / Mestre em Ciência da Computação

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2012. / Submitted by Elna Araújo (elna@bce.unb.br) on 2012-06-15T19:33:37Z No. of bitstreams: 1 2012_ViniciusdeMirandaRios.pdf: 4059717 bytes, checksum: c34a864f1019234c864f618ec15ce8f0 (MD5) / Approved for entry into archive by Jaqueline Ferreira de Souza(jaquefs.braz@gmail.com) on 2012-06-18T11:06:16Z (GMT) No. of bitstreams: 1 2012_ViniciusdeMirandaRios.pdf: 4059717 bytes, checksum: c34a864f1019234c864f618ec15ce8f0 (MD5) / Made available in DSpace on 2012-06-18T11:06:16Z (GMT). No. of bitstreams: 1 2012_ViniciusdeMirandaRios.pdf: 4059717 bytes, checksum: c34a864f1019234c864f618ec15ce8f0 (MD5) / A coexistência de redes de acesso heterogêneas na próxima geração de redes sem fio traz consigo uma diversidade de parâmetros de rede, que influenciará diretamente nos quesitos da aplicação do usuário, quando este se deslocar da rede em que se encontra para outra de tecnologia diferente (wi-fi (Wireless Fidelity) para 3G, por exemplo). Sendo assim, o dispositivo, antes de executar o handover, necessitará de uma lista de redes de acesso, classificadas de acordo com a necessidade da aplicação em uso, seja ela de dados, voz ou imagem. Para que a execução do handover aconteça de forma adequada, deve-se priorizar a seleção de rede, parte integrante e fundamental do gerenciamento do handover, o qual envolve a troca entre pontos de acesso pelo terminal móvel, de forma que os serviços prestados pela rede possam ser continuados com qualidade de serviço (QoS - Quality of Service) compatível com os requisitos associados aos mesmos, preferencialmente sem qualquer interrupção. Para resolver este problema de seleção de rede, técnicas e estratégias de apoio à decisão são encontradas na literatura, como lógica fuzzy, algoritmos genéticos e métodos MADM (Multiple Attribute Decision Making), os quais serão apresentados e exemplificados de forma detalhada neste trabalho. A partir dos estudos das técnicas acima citadas para resolver o problema de escolher a melhor rede de acesso, entre as disponíveis no ambiente, foram criadas três propostas: a primeira se baseando somente na técnica de lógica fuzzy; a segunda se baseando na combinação da técnica de lógica fuzzy com dois métodos de tomada de decisão, AHP (Analytic Hierarchy Process) e GRA (Grey Relation Analysis); e a terceira se baseando somente nos métodos AHP e GRA. _________________________________________________________________________________ ABSTRACT / The coexistence of heterogeneous access networks in the next generation of wireless networks brings a variety of network parameters, which will impact directly on questions of the user’s application, when it moves from the network it is to another of different technology (Wi-Fi (Wireless Fidelity) for 3G, for example). Thus, before executing the handover, the device will need a list of access networks, classified according to the needs of the application in use, whether it is data, voice or image. In order to execute the handover properly, network selection should be prioritized, an integrating and fundamental part of managing the handover, which involves switching between access points by the terminal, so that the services provided by network can be continued with compatible quality of service (QoS) with the requirements associated with them, preferably without any interruption. To solve this problem of network selection, support techniques and strategies for decision are found in the literature, such as fuzzy logic, genetic algorithms and MADM (Multiple Attribute Decision Making) methods, which will be presented and illustrated in detail in this paper. From studies of the techniques mentioned above to solve the problem of choosing the best access network, including those available in the environment, three proposals were presented: one is based only on the technique of fuzzy logic; the other is based on the combination of fuzzy logic technique with two methods of decision making, AHP (Analytic Hierarchy Process) and GRA (Grey Relation Analysis); and the third is based on the methods AHP and GRA.

Os problemas de engenharia cada vez mais exigem grandes necessidades computacionais, principalmente em termos de capacidade de processamento, sendo que o tempo de execução é um dos pontos-chave em toda esta discussção. Neste sentido o processamento paralelo surge como um elemento decisivo, pois possibilita uma redução do tempo de processamento em decorrência da execução paralela das operações. Outro fator importante é a questão da computação reconfigurável que possibilita combinar o desempenho do hardware com a flexibilidade do software, permitindo o desenvolvimento de sistemas extremamente complexos e compactos. Este trabalho tem por objetivo apresentar uma proposta de uma arquitetura paralela reconfigurável baseada em fluxo de dados (dataflow), que aproveita a potencialidade tanto do processamento paralelo quanto da computação reconfigurável, e que proporciona uma rápida adequação da máquina paralela ao problema a ser resolvido, garantindo um alto desempenho e uma grande flexibilidade de adaptar o sistema paralelo à aplicação desejada. Esta arquitetura visa explorar o paralelismo existente entre as operações envolvidas nos cálculos numéricos, baseando-se no grafo de fluxo de dados do problema a ser solucionado. A arquitetura é composta por uma unidade de controle, responsável por todo o controle dos Elementos Processadores (EPs) e o fluxo de dados entre eles, e de vários EPs que efetivamente realizam a execução da operação. Ao contrário da computação sequencial, a computação paralela aproveita a disponibilidade dos EPs presentes na arquitetura, garantindo um maior desempenho. Além disso, a arquitetura pode facilmente ser reorganizada, adaptando-se à aplicação, o que garante uma flexibilidade na classe de problemas computacionais que podem ser executados nesta arquitetura. / Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given application software , taking advantage of possible independence between data and operations during processing time. Recently, reconfigurable computation has gained large attention thanks to its ability to combine hardware performance and software flexibility, allowed the developmentof very complex, compact and powerful systems for custom application. Tjis work proposes a new architecturefor parallel reconfigurable computation that associate the power of parallel processing and the flexibility of reconfigurable devices. This architecture allows quick customization of the system for many problems and, particularly, for numerical computation. For instance, this architecture can exploit the inherent parallelism of the numerical computation of differential equations, where several operations can be executed at the same time using a dataflow graph model of the problem. The proposedarchitecture is composed by a Control Unit , responsible for the control of all Processing Elements (PEs) and the data flow between them; and many application-customized PEs, responsible for the executionof operations. Diferrently from sequential computation, the parallel computation takes advantageof the available PEs and theirspecificity for the aplication. Therefore, the proposed architecture can offerhigh performance, scalability and customized solutions for engineering problems.

Os problemas de engenharia cada vez mais exigem grandes necessidades computacionais, principalmente em termos de capacidade de processamento, sendo que o tempo de execução é um dos pontos-chave em toda esta discussção. Neste sentido o processamento paralelo surge como um elemento decisivo, pois possibilita uma redução do tempo de processamento em decorrência da execução paralela das operações. Outro fator importante é a questão da computação reconfigurável que possibilita combinar o desempenho do hardware com a flexibilidade do software, permitindo o desenvolvimento de sistemas extremamente complexos e compactos. Este trabalho tem por objetivo apresentar uma proposta de uma arquitetura paralela reconfigurável baseada em fluxo de dados (dataflow), que aproveita a potencialidade tanto do processamento paralelo quanto da computação reconfigurável, e que proporciona uma rápida adequação da máquina paralela ao problema a ser resolvido, garantindo um alto desempenho e uma grande flexibilidade de adaptar o sistema paralelo à aplicação desejada. Esta arquitetura visa explorar o paralelismo existente entre as operações envolvidas nos cálculos numéricos, baseando-se no grafo de fluxo de dados do problema a ser solucionado. A arquitetura é composta por uma unidade de controle, responsável por todo o controle dos Elementos Processadores (EPs) e o fluxo de dados entre eles, e de vários EPs que efetivamente realizam a execução da operação. Ao contrário da computação sequencial, a computação paralela aproveita a disponibilidade dos EPs presentes na arquitetura, garantindo um maior desempenho. Além disso, a arquitetura pode facilmente ser reorganizada, adaptando-se à aplicação, o que garante uma flexibilidade na classe de problemas computacionais que podem ser executados nesta arquitetura. / Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given application software , taking advantage of possible independence between data and operations during processing time. Recently, reconfigurable computation has gained large attention thanks to its ability to combine hardware performance and software flexibility, allowed the developmentof very complex, compact and powerful systems for custom application. Tjis work proposes a new architecturefor parallel reconfigurable computation that associate the power of parallel processing and the flexibility of reconfigurable devices. This architecture allows quick customization of the system for many problems and, particularly, for numerical computation. For instance, this architecture can exploit the inherent parallelism of the numerical computation of differential equations, where several operations can be executed at the same time using a dataflow graph model of the problem. The proposedarchitecture is composed by a Control Unit , responsible for the control of all Processing Elements (PEs) and the data flow between them; and many application-customized PEs, responsible for the executionof operations. Diferrently from sequential computation, the parallel computation takes advantageof the available PEs and theirspecificity for the aplication. Therefore, the proposed architecture can offerhigh performance, scalability and customized solutions for engineering problems.

Contexto: Considerando o ensino de computação para engenharia, a aprendizagem baseada em problemas (PBL) é uma abordagem bem sucedida. Entretanto, não é trivial criar e disseminar recursos educacionais que apoiem atividades de PBL. Objetos de Aprendizagem (OAs) podem abordar esses problemas. Objetivo: Este trabalho tem objetivo de adicionar ao LODM, um método de desenvolvimento de OA baseado em modelos conceitual, instrucional e de interação, um novo perfil com elementos característicos de PBL. Utilizando o mecanismo que permite a extensão de novos perfis ao LODM, criamos o LODM+PBL. A luz desse novo método, criamos OAs e executamos dois estudos em turmas iniciais de cursos de Engenharia, focando programação de computadores. Método: O novo método consistiu na análise das atividades de PBL; definição de elementos de modelagem para PBL e respectiva estrutura UML; desenvolvimento e avaliação de OA. O processo de criação foi baseado no modelo Analysis, Design, Development, Implementation e Evaluation (ADDIE). Resultados: Analisando os relatórios, produtos finais e artefatos gerados e ainda um questionário aplicado ao final das atividades PBL, avaliamos a qualidade do OA considerando duas perspectivas: percepção e motivação por parte dos alunos; e o alcance dos objetivos de aprendizagem. Os resultados sugerem que o LODM+PBL pode ser aplicado com sucesso para a criação de OAs com elementos de PBL para os conceitos de Computação para Engenharia. Conclusões: Analisando-se o desenvolvimento dos OAs, observou-se que o método auxiliou satisfatoriamente no entendimento das características e requisitos de PBL para criação e aplicação de OAs. Ainda os dois estudos realizados produziram artefatos que provêm indícios de que o modelo aperfeiçoado ao LODM e a metodologia PBL colaboram para o estímulo e melhora no entendimento dos objetivos educacionais propostos. / Context: Considering the teaching computation to engineering, problem-based learning (PBL) is a successful approach. However, it is not trivial to create and disseminate educational resources that support PBL activities. Learning Objects (LOs) can address these issues. Objevtive: This work aims to add to the LODM, a method of developing LO based on conceptual, instructional and interaction models, a new profile with elements characteristic of PBL. Using the mechanism that allows the extension of new profiles to the LODM, we have created the LODM+PBL. Considering this new method, we still create LOs and execute two studies in initial classes of Engineering courses, focusing on computer programming. Method: The new method consisted of the analysis of PBL activities; definition of modeling elements for PBL and its UML structure; development and evaluation of LO. The creation process was based on the Analysis, Design, Development, Implementation and Evaluation – ADDIE. Results: Analyzing the reports, final products and artifacts generated and a questionnaire applied at the end of tne PBL activities, we evaluated the quality of LO considering two perspectives: studentss perception and motivation; and the achievement of learning objectives. The results suggest that the LODM+PBL can be applied successfully to the creation of Los with PBL elements for the concepts of Engineering for Computing. Conclusions: Analyzing the development of OAs, it was observed that the method satisfactorily assisted in the understanding of the characteristics and requirements of PBL for creating and application of LOs. Still, the two studies have produced artifacts that evidence that the improved LODM model and the PBL methodology to stimulate and improve the understanding of the proposed educational objectives.

Orientador: José Raimundo de Oliveira / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-20T00:16:51Z (GMT). No. of bitstreams: 1 Belle_Adriane_M.pdf: 2685338 bytes, checksum: 49d8e047de984e5ce1da6b33a9aac90c (MD5) Previous issue date: 2011 / Resumo: A tecnologia dos processadores tem crescido rapidamente nos últimos anos. Em contrapartida, o ensino de arquitetura de computadores tem dificuldade de acompanhar esta evolução. Os livros textos e as aulas ainda utilizam de recursos estáticos que precisam de longas explicações. Esta dinâmica torna-se incompatível, inclusive, com as experiências, como usuários, de muitos alunos. Este trabalho propõe o desenvolvimento de um ambiente computacional (framework) para apoio ao ensino de arquitetura de processamento, denominado MODPRO. A ideia é dispor de módulos que possam ser interligados formando diversas possíveis estruturas de processamento. Desta maneira, o professor pode desenvolver junto aos alunos e expor de forma visual (utilizando de animações) desde componentes básicos até estruturas de processamento mais avançadas. O MODPRO é composto por um simulador, denominado SIMPRO o qual exibe de forma animada, passo a passo, ou em tempo real, o fluxo de dados e de sinais dentro da estrutura de processamento estudada. O SIMPRO foi desenvolvido em linguagem Javascript e utiliza recursos de Cascading Style Sheets, podendo, ainda, ser acessado pela web. O MODPRO ainda é composto por um emulador, chamado EMUPRO que contém os mesmos módulos do SIMPRO. O seu diferencial está relacionado ao fato de ter sido totalmente desenvolvido em hardware, utilizando a ferramenta QUARTUS II da Altera. Com este recurso, os alunos podem, em laboratório, validar a estrutura desenvolvida em classe. Por serem modulares, tanto o simulador SIMPRO quanto o emulador EMUPRO permitem que novos recursos (módulos) possam ser adicionados, permitindo assim, o ensino e o estudo de diferentes estruturas de processamento / Abstract: The processor technology has grown rapidly in recent years. In constrast, the teaching of computer architectures has difficulties to follow such evolution. The books and the classes still use static resources which need long explanations. This dynamic becomes incompatible with the experiences desirable for most students. This work proposes the development of a computational environment (framework) to support the teaching of processing architecture, which is called MODPRO. The idea is to have modules that can be connected together forming several possible processing structures. Therefore, the professor can develop different scenarios with the students and expose in a visual way (using animation features), from basic components to more advanced processing structures. The MODPRO consists of a simulator, called SIMPRO which displays (in an animated form), step by step or in real-time, the data flow and the signal processing within the structure being studied. The SIMPRO was developed in JavaScript language, uses Cascading Style Sheets and can be accessed via web. The MODPRO also consistes in an emulator called EMUPRO, which contains the same modules of SIMPRO. Its differential is related to the fact that it has been developed entirely in hardware, using the development environment QUARTUS II from Altera. Basically, with the features of MODPRO, the students can validate, in laboratory, the frameworks and the processing structures developed during the classes. Because they are modular, both the simulator SIMPRO and the emulator EMUPRO allow the addition of new features (modules), besides allowing the teaching and the study of different processing structures / Mestrado / Engenharia de Computação / Mestre em Engenharia Elétrica