Cette thèse porte sur l’étude de la stabilité et de la fiabilité de transistors organiques imprimés au CEA-Liten. Des OTFTs de type P ont été fabriqués sur plastique, avec un polymère semi-conducteur (SCO) de type P (SP400 de Merck) et un fluoropolymère en tant que diélectrique. Tout d’abord, un protocole expérimental pour la caractérisation électrique a été mis en place afin de s’affranchir de potentiels effets dus à l’environnement, la mesure ou le vieillissement des OTFTs. Puis un modèle basé sur l’expression de la charge d’accumulation dans le transistor a été développé. Ce modèle a permis l’extraction des paramètres des OTFTs lors de mesures à basses températures, qui ont mis en évidence un transport de charges en température dans le SCO. Enfin, l’impact du stress électrique de grille négatif sur les caractéristiques des transistors a été étudié. La stabilité électrique des P-OTFTs a été mesurée sur plusieurs empilements afin d’étudier l’influence du diélectrique ou de sa méthode de dépôt et l’influence de la grille (électrode en encre argent imprimée ou en or pulvérisée). / This thesis project is about the study of stability and reliability of organic transistors printed at CEA-Liten. P-Type OTFTs were manufactured on plastic substrate, with a p-type polymer semiconductor (SP400 from Merck) and a fluoropolymer as dielectric. First, an experimental protocol for electrical characterization was determined in order to overcome potential effects due to environment, measurements or aging of OTFTs. Then a model based on the expression of the accumulation charge in the transistor was developed. This model allowed the OTFT parameters’ extraction during low temperature measurements, which showed a temperature-activated charges transport in the OSC. Finally, the impact of negative gate bias stress on OTFTs’ characteristics was studied. The electrical stability of the P-OTFTs was measured on several stacks to study the influence of the dielectric material or its deposition method and the influence of the gate (printed silver ink or sputtered gold electrode).

Les travaux développés dans ce mémoire de thèse portent sur la contribution à une méthodologie de synthèse de lois de commande tolérante aux fautes garantissant la fiabilité des systèmes. Cette nouvelle méthodologie nécessite l'adaptation des différents outils de caractérisation de la fiabilité avec la théorie de la commande. L'intégration explicite de l'aspect charge dans les lois modélisant la fiabilité en ligne est considérée. Une première partie des travaux est consacrée à la reconfigurabilité des systèmes tolérants aux fautes. Une analyse de reconfigurabilité en présence de défauts basée sur la consommation d'énergie ainsi que des objectifs liés à la fiabilité globale du système sont proposés. Un indice de reconfigurabilité est proposé définissant les limites fonctionnelles d'un système commandé en ligne en fonction de la sévérité des défauts et de la dégradation des actionneurs en terme de fiabilité. Dans la deuxième partie, le problème d'allocation et ré-allocation de la commande est considéré. Des solutions sont développées tenant compte de l'état de dégradation et du vieillissement des actionneurs. Les entrées de commande sont attribuées au système en tenant compte de la fiabilité des actionneurs ainsi que les éventuels défauts. Des indicateurs de fiabilité sont proposés et intégrés dans la solution du problème d'allocation et ré-allocation de la commande. La dernière partie est entièrement consacrée à la synthèse d'une loi de commande tolérante aux fautes garantissant la fiabilité globale du système. Une procédure d'analyse de fiabilité des systèmes commandés en ligne est proposée en se basant sur une étude de sensibilité et de criticité des actionneurs. Ainsi, une méthode de commande tolérante aux fautes en tenant compte de la criticité des actionneurs est synthétisée sous une formulation LMI / The works developed in this thesis deal with the active fault tolerant control design incorporating actuators reliability. This new methodology requires the adaptation of the reliability analysis tools with the system control field. The explicit integration of load in the actuators reliability models is considered. First, the reconfigurability analysis of fault tolerant control systems is treated. A reliable reconfigurability analysis based on the energy consumption with respect to overall system reliability is presented. A reconfigurability index which defines the functional limitation of the system is proposed based on fault severity and actuators reliability degradation. The second part of the developed works is devoted to control allocation and re-allocation. Two approaches of control re-allocation are proposed by taking into consideration actuator degradation health. The control inputs are applied to the system with respect to actuators reliability and faults. The third part contributes to a fault tolerant controller design incorporating actuator criticality. A sensitivity analysis of the overall system reliability and criticality indicator are proposed. A new method of active fault tolerant control is developed with Linear Matrix Inequality (LMI) formulation based on actuator criticality

Ce sujet de thèse concerne le développement d’analyse des propriétés structurelles en interaction avec des indicateurs de fiabilité. Notre étude porte sur des systèmes structurés (linéaire, bilinéaire ou linéaire à commutations), ces derniers doivent vérifier quelques propriétés importantes pour l’accomplissement de leur mission. Ces propriétés dépendent de la structure du système, d’où l’appellation "propriétés structurelles". La structure du système peut être représentée par un graphe composé de sommets et d’arcs. La vérification des propriétés structurelles dépend principalement de 4 conditions élémentaires de connectivité, de lien, de distance et de couplage complet. Nous avons développé des algorithmes permettant de les exprimer sous forme d’expressions booléennes basées sur les arcs du graphe représentant le système. Nous considérons que chaque arc est lié aux composants du système. Une défaillance au niveau des composants peut provoquer la modification de la structure du système, et donc peut rendre une propriété structurelle insatisfaite. Ainsi, les propriétés structurelles sont écrites sous forme d’expressions booléennes basées sur l’état de fonctionnement des composants. En utilisant les expressions booléennes associées aux propriétés structurelles, leur fiabilité et/ou disponibilité peut être calculée sachant les caractéristiques de sûreté de fonctionnement des composants du système. À travers cette étude, nous pouvons vérifier si, pendant le temps de mission du système, une propriété structurelle restera satisfaite et/ou respectera un niveau de performance exigé par un cahier des charges. / This thesis concerns the development of analysis of structural properties in interaction with indicators of reliability. Our study focuses on (linear, bilinear or switching) structured systems, they must verify some important properties for the accomplishment of their mission. Properties depend on the structure of the system, hence the term "structural properties". The structure of the system can be represented by a graph consisting of vertices and edges. Verification of structural properties depends mainly on four basic conditions of connectivity, link distance and complete linkage. We have developed algorithms to express the form of Boolean expressions based on the edges of the graph representing the system. We consider that each edge is linked to the system components. A failure at the component level can cause changes in the structure of the system, and therefore can make a structural property unsatisfied. Thus, the structural properties are written as boolean expressions based on the operating state of the components. Using boolean expressions associated to the structural properties, reliability and / or availability can be calculated knowing the characteristics of the system components. Through this study, we can check if during the mission time of the system, a structural property remain satisfied and / or comply with a level of performance required by the specifications

Cette thèse propose deux approches pour améliorer la qualité des réponses d'un système de raisonnement à partir de cas (RàPC) utilisant des connaissances produites par une communauté en ligne. La première approche concerne la mise en œuvre d'un modèle permettant de gérer la fiabilité des connaissances produites par la communauté sous la forme d'un score. Ce score de fiabilité est utilisé d'une part pour filtrer les connaissances non fiables afin qu'elles ne soient pas utilisées par le système de RàPC et d'autre part pour classer les réponses retournées par le système. La deuxième approche concerne la représentation de la typicalité entre sous-classes et classes dans une organisation hiérarchique. La typicalité est alors utilisée pour réorganiser les connaissances hiérarchiques utilisées par le système de RàPC. L'apport de ces deux approches a été évalué dans le cadre de eTaaable, un système de RàPC qui adapte des recettes de cuisine en utilisant des connaissances produites par une communauté en ligne. L'évaluation montre que la gestion de la fiabilité des connaissances produites par la communauté améliore la qualité des réponses retournées par eTaaable. De même, l'évaluation montre que l'utilisation par eTaaable des hiérarchies des connaissances réorganisées en exploitant la typicalité améliore également la qualité des réponses / This research work presents two approaches to improve the quality of the results returned by a case-based reasoning system (CBR) exploiting knowledge produced by an e-community. The first approach relies on a new model to manage the trustworthiness of the knowledge produced by the e community. In this model, the trustworthiness is represented through a score which is used to filter untrustworthy knowledge so that the CBR system will not use it anymore. Moreover, the trustworthiness score is also used to rank the CBR results. The second approach addresses the issue of representing the typicality between subclasses and classes in a hierarchy. The typicality is used to change the hierarchical organization used by the CBR system. Both approaches have been evaluated in the framework of eTaaable, a CBR system which adapts cooking recipes using knowledge coming from an e-community. The evaluations show that managing the trustworthiness of the knowledge produced by an e-community improves the quality of the results returned by eTaaable. The evaluations also shows that eTaaable returns also better results when using knowledge reorganized according to typicality.

Avec plus de 2 milliards de passagers transportés chaque année, l’avion reste le moyen de transport le plus sûr pour voyager. D’après différents rapports, il apparaît que 75 % des accidents sont liés à des facteurs humains présents chez les pilotes, les contrôleurs aériens, les responsables de maintenance, voire même les ingénieurs des bureaux d'études. Parmi les accidents aériens de ces dernières années, il en est un qui a été principalement meurtrier. Il s’agit du vol AF 447 du 1er Juin 2009. Après différentes enquêtes, les experts sont parvenus à la conclusion que cet accident était dû à une défaillance matérielle, en l’occurrence aux capteurs de mesure de la vitesse, les sondes de Pitot. Les différents rapports concordent sur l’hypothèque que cet accident est principalement lié à une incohérence des mesures de la vitesse renvoyées par les sondes. Cette incohérence est liée au gel des tubes de Pitot puis à une combinaison de facteurs humains résultant d’une incompréhension de la situation. Une solution technique envisageable serait d’ajouter un tube de Pitot supplémentaire, rétractable, qui permettrait de vérifier la concordance des valeurs renvoyées par les sondes fixes. La mise en place de cette nouvelle solution technique nécessite, dans un premier temps, la connaissance des différentes variables et relations qui peuvent influer sur la qualité des mesures. A partir de ces variables et relations, il devient possible de modéliser la dégradation de la qualité des mesures. Par la suite et grâce à ces modèles, des politiques d'inspection, périodique et séquentielle, peuvent être déterminées en considérant la qualité des mesures comme critère décisionnel. L'optimisation de ces politiques d'inspection sera réalisée à l'aide de procédures numériques ou de méta-heuristiques. Le travail de recherche a donc pour objectif de proposer une contribution originale à la sûreté de fonctionnement des tubes de Pitot par l'ajout d'un tube rétractable / Safety is the primary consideration in the air transportation sector. According to various accident reports, it seems that 75% of these accidents are related to human factors such as pilots, air traffic controllers, maintenance managers and even design engineers. This study is derived from an aeronautic problem defined following the crash of the Airbus 330 in the Rio-Paris flight, in 1 June 2009. Investigations concluded that the accident was due to the aircraft’s pitot tubes failure, after which the crew reacted incorrectly. In order to overcome the problem of Pitot sensors measurements inaccuracy and incoherence, we propose a technical solution which consists in setting up a fourth retractable probe to assess the Pitot sensors measurement accuracy during the flight. The implementation of this new technical solution implies a need to know the different variables that can affect the Pitot sensors measurements quality. From these variables, it is possible to model the Pitot sensors measurements quality degradation. Subsequently and thanks to these models, periodic and sequential inspection policies are proposed by considering the measurement quality degradation as a decision criterion. Optimization of these inspection policies will be carried out using numerical procedures or meta-heuristics. The current research work aims to propose an original contribution for operational safety of Pitot sensors

La complexité des systèmes électroniques ne cesse d’augmenter, tout comme la tendance actuelle de miniaturisation des transistors. La fiabilité est ainsi devenue un continuel défi. Les environnements hostiles caractérisés par des conditions extrêmes de hautes températures affectent le bon fonctionnement des systèmes. Pour les composants de stockage de données, la température est considérée comme une menace pour la fiabilité. Le développement de techniques de suivi et de contrôle devient ainsi essentiel afin de garantir la fiabilité des mémoires volatiles et non volatiles. Dans le cadre de ma thèse, je me suis intéressée à deux types de mémoires : les mémoires NAND Flash et les mémoires SRAM. Pour contrôler les effets de la température sur les mémoires Flash, une solution basée sur l’utilisation d’un timer a été proposée afin de réduire la fréquence de rafraîchissement de ces mémoires tout en continuant à garantir l’intégrité de l’information stockée. Pour les mémoires SRAM, l’effet de la température sur la vulnérabilité par rapport aux événements singuliers (SEU) a été étudiée. Une étude comparative sur l’apparition des SEU a été menée avec différentes températures pour des cellules standards 6T-SRAM et des cellules de stockage durcies (DICE). Enfin, une méthode statistique et une approximation calculatoire basées sur des opérations de vérification périodique ont été proposées afin d’améliorer le taux d’erreurs (RBER) tolérable dans des SSDs de type Entreprise à base de mémoires Flash. / With the constant increase of microelectronic systems complexity and the continual scaling of transistors, reliability remains one of the main challenges. Harsh environments, with extreme conditions of high temperature and thermal cycling, alter the proper functioning of systems. For data storage devices, high temperature is considered as a main reliability threat. Therefore, it becomes essential to develop monitoring techniques to guarantee the reliability of volatile and non-volatile memories over an entire range of operating temperatures. In the frame of this thesis, I focus my studies on two types of memories: NAND Flash memories and SRAM. To monitor the effects of temperature in NAND Flash Memories, a timer-based solution is proposed in order to reduce the refresh frequency and continue to guarantee the integrity of data. For SRAM memories, the effect of temperature on Single Event Upset (SEU) sensitivity is studied. A comparative study on SEU occurrence under different temperatures is conducted for standard 6T-SRAM cells and hardened Dual Interlocked Storage Cells (DICE). Finally, statistical and computational approximation techniques based on periodic check operations are proposed in order to improve the tolerated Raw Bit Error Rate (RBER) in enterprise-class Flash based SSDs.

Ce travail de thèse vise à utiliser l’ingénierie des contraintes mécaniques pour améliorer la fiabilité des composants microélectroniques en environnement de chaleur humide afin de développer des technologies non-hermétiques robustes. L’application se fait sur des composants micro-ondes à base d’arséniure de gallium (GaAs) avec des fonctions d’amplification faible bruit (LLA et LNA). Les travaux ont commencé par l’analyse des modes d’endommagement-matériau des MMIC (Monolithic Microwave Integrated Circuit) en milieu sévère et par l’évaluation des contraintes thermomécaniques induites dans les couches minces empilées par l’environnement de test. Ce projet propose deux formes de méthodes pour mettre en évidence l’effet d’une contrainte sur la fiabilité des MMIC dans une configuration de qualification spatiale : une première méthode dite « indirecte » par mise en flexion (250MPa en absolue) et une seconde méthode « directe » par traitement de la couche de passivation en nitrure de silicium (SiNx) via l’implantation d’ions azote (~ -1,2GPa). Un système de mise en contrainte mécanique et un circuit imprimé spécialement conçus pour ces travaux, soumettent par flambement du circuit imprimé le MMIC à des contraintes mécaniques uni-axiales de traction ou de compression. Des bancs de caractérisation par connecteurs ou sous pointes sont utilisés pour mesurer les paramètres statiques des transistors et calibrer les variations de contraintes internes des couches du MMIC flambé grâce aux effets piezorésistifs des semi-conducteurs. Des simulations numériques par Abaqus ® ont permis d’évaluer les contraintes thermomécaniques subies par les MMIC pendant leur préparation au test de vieillissement et ainsi qu’après enrobage de résine « Dam&Fill ». Pour chacune des deux méthodes proposées, directe et indirecte, une campagne de test a été menée dans les conditions de vieillissement les plus sévères (85°C / 85%HR / polarisation inverse de grille). Les résultats obtenus pour le cas indirect par mise en flexion sur 1850h (A) / 2450h (B) ont montré une nette amélioration du temps moyen avant défaillance des composants que ce soit sous contraintes de traction ou de compression. En effet pour les technologies étudiées la présence de contrainte a retardé de façon considérable l’endommagement plus de 80% des MMIC. L’analyse de la défaillance des composants défectueux a été complétée par des simulations éléments finis purement mécaniques sous Abaqus ®. Elle a montré des fissures et des cloques au voisinage des doigts de grille du transistor et des capacités, que nous avons tenté de relier aux pertes de performances statiques et dynamiques. Les résultats avec la méthode directe sur 1000h (A et B) par implantation ionique ont aussi montré une amélioration de la fiabilité pour 100% des composants vieillis. La comparaison de ces résultats avec le cas indirect permet d’identifier la nature et les niveaux de contraintes optimales qu’il faut pour garantir une meilleure fiabilité des MMIC en environnement sévère avec leurs limitations. Une étude du comportement physico-chimique de l’endommagement de l’extrême surface des puces a aussi été effectuée afin de relier les différentes échelles de dégradations entre elles : de la perte de performance jusqu’à la rupture des liaisons chimiques en passant par la microstructure des couches. / This thesis aims at using mechanical stress engineering to improve the reliability of microelectronic components under Temperature-Humidity-Bias testing in order to develop robust packaging technologies for space. The application is done on microware devices based on gallium arsenic (GaAs) with low noise amplifier function (LLA and LNA). We started work by analyzing failure mechanisms of MMIC devices (Monolithic Microwave Integrated Circuit) in severe environment and with the evaluation of thermomechanical induced stresses in stack layers by test temperature. We propose two methods to study the impact of mechanical applied stress on the reliability of microware devices in space qualification: the first method called “indirect” is a bending by buckling way which applies uniaxial stress (250MPa in absolute value) and the second method called “direct” with biaxial stress by treating silicon nitride passivation (SiNx) layer with nitrogen ion implantation (~ -1,2GPa). A system which applies mechanical stress and a printed circuit especially designed for this thesis. Characterization benches with connectors of probes are used to make electrical measurements of transistors and to calibrate the changes of internal stress by piezoresistive effects in semi semiconductors. Numerical simulations have been performed in Abaqus ® to evaluate thermomechanical stresses induced in layers through devices preparation and after plastic encapsulation (Dam&Fill). For each proposed method, aging test was carried out in the most severe conditions (85°C / 85%RH / inverse polarization of the gate). The results of indirect case by buckling on 1850h (A) / 2450h (B) of testing showed a significant improvement of their reliability either in tensile or compressive applied stress. Indeed, for the studied devices the presence of stress delayed considerably damage of more than 80% of aged devices. The failure analysis of failed devices was completed by finite element method simulations in Abaqus ®. We observed and blisters near the gate fingers and capacitors which are linked to the loss of static and dynamic performances. The results in the direct case by surface treatment on 1000h (A and B) of testing also showed the improvement of the reliability for all aged components. The comparison of these results with the indirect case helps to identify the nature and level of optimal applied stress to ensure a better reliability of GaAs devices under THB testing. A study of the physico-chemical behavior of the failures at the surface was also performed in order to make a link between different scales of failure: from the loss of performance until the breaking of chemical bonds through changes of internal stress of the layers.

L’objectif de cette thèse est de proposer une méthode permettant d’optimiser la stratégie de maintenance d’un système multi-composants. Cette nouvelle stratégie doit être adaptée aux conditions d’utilisation et aux contraintes budgétaires et sécuritaires. Le vieillissement des composants et la complexité des stratégies de maintenance étudiées nous obligent à avoir recours à de nouveaux modèles probabilistes afin de répondre à la problématique. Nous utilisons un processus stochastique issu de la Fiabilité Dynamique nommé processus markovien déterministe par morceaux (Piecewise Deterministic Markov Process ou PDMP). L’évaluation des quantités d’intérêt (fiabilité, nombre moyen de pannes...) est ici réalisé à l’aide d’un algorithme déterministe de type volumes finis. L’utilisation de ce type d’algorithme, dans ce cadre d’application, présente des difficultés informatiques dues à la place mémoire. Nous proposons plusieurs méthodes pour repousser ces difficultés. L’optimisation d’un plan de maintenance est ensuite effectuée à l’aide d’un algorithme de recuit simulé. Cette méthodologie a été adaptée à deux systèmes ferroviaires utilisés par la SNCF, l’un issu de l’infrastructure, l’autre du matériel roulant. / The aim of this work is to propose a methodology to optimize a multi-components system maintenance. This new maintenance strategy must be adapted to budget and safety constraints and operating conditions. The aging of components and the complexity of studied maintenance strategies require us to use new probabilistic models in order to address the problem. A stochastic process from Dynamic Reliability calculations are here established by using a deterministic algorithm method based on a finite volume scheme. Using this type of algorithm in this context of application presents difficulties due to computer memory space. We propose several methods to counter these difficulties. The optimization of a maintenance plan is then performed using simulated annealing algorithm. This methodology was used to optimize the maintenance of two rail systems used by the French national railway company (SNCF).

L’objectif de nos travaux est de mettre en place une méthode pour modéliser le comportement de la dégradation de moteurs aéronautiques à partir de données de retour d’expérience en vue de quantifier l’impact sur le niveau de sécurité des vols. Ces modèles tiennent compte d'un composant dont les mécanismes de défaillance sont en concurrence vis-à-vis d’un événement final (événement redouté rare) et de la politique de maintenance préventive. Nous souhaitons ainsi estimer la fiabilité d'un composant et étudier l'impact d'une nouvelle périodicité de maintenance sur cette fiabilité. Un algorithme d'optimisation des différentes périodicités de maintenances préventives appliquées au composant est également proposé. / The aim of our studies is to propose a statistical model of turboshaft engines ageing behaviour in order to improve the reliability level assessment. Field and repair data feedback are used to fit our model. This model takes into account one component whose failure mechanisms are in competition with respect to a final event and scheduled maintenance policy. We want to estimate reliability of engine component and, for instance, optimize the preventive maintenance policy.

L’industrie microélectronique arrive à concevoir des transistors atteignant dimensions de l’ordre de la dizaine de nanomètres. Et ce faisant elle tend atteindre ses limites en terme de réduction des dimensions des transistors CMOS. Or à ces dimensions, la fiabilité et la variabilité des dispositifs prennent une ampleur critique en ce qui concerne les prédictions de durée de vie et de garantie des composants. Parmi les aspects critiques, la dégradation NBTI (Négative Bias Temperature Instability) représente l’un des plus gros défis en termes de fiabilité. Cette dégradation tire son origine d’un piégeage de charge dans l’oxyde de grille et est responsable pour une grande partie de la dégradation des transistors. A l’aide d’un important travail expérimental, nous avons caractérisé à l’aide de mesure rapide les cinétiques de dégradation et de relaxation de la dégradation NBTI, puis nous avons travaillé sur la modélisation des phases de stress et de relaxation. Nous sommes parvenues à créer un modèle pour le stress et la relaxation que nous avons éprouvé sur un certain nombre de nœuds technologiques allant du 14nm FDSOI au 180nm Bulk. Nous avons aussi évalué l’impact de certains changements de procédées de fabrication sur la dégradation NBTI.Enfin nous proposons une étude poussée de la variabilité induite par le NBTI et du modèle DCM (Defect centric Model) permettant de modéliser cette variabilité. Nous proposons alors une correction mathématique de ce modèle, et la possibilité de le réécrire afin de pouvoir l’utiliser pour un plus grand nombre de défauts. Enfin nous mettrons ce modèle en échec sur les prédictions qu’il fait de défauts et nous proposons un nouveau modèle sous la forme d’un DCM à deux défauts ou DDCM (Dual Defect Centric Model).Mots-clés : Microélectronique, FDSOI, Bulk, variabilité, NBTI, caractérisation électrique, modélisation. / The microelectronics industry is able to design transistors reaching dimensions of the order of ten nanometers. And doing this, we reaching the limits in terms of size reduction of CMOS transistors. At these dimensions, the reliability and variability of the devices is critical in terms of lifetime prediction and component warranty. Among the critical aspects, NBTI (Negative Bias Temperature Instability) degradation represents one of the biggest challenges in terms of reliability. This degradation coming from a charge trapping in the gate oxide is responsible for a large part of the degradation of the transistors. Performing a huge experimental work based on the characterization of the kinetic of degradation and relaxation of the NBTI degradation with rapid measurements, allowing us to work on the modeling of the stress and relaxation phases of NBTI degradation. We have successfully create a model for stress and relaxation of the NBTI degradation. These models were then tested on several technological nodes from 14nm FDSOI to 180nm Bulk. We also study the impact of some process changes on NBTI degradation. Finally, we propose a detailed study of the variability induced by the NBTI and the DCM model (Defect centric Model) allowing to model this variability. We also propose a mathematical correction of this model but also another mathematical expression of this model allowing to use it for a large number of defects. Enfin, nous prouvons que DCM est défectueux dans sa prédiction du nombre de défauts et nous proposons un nouveau modèle sous la forme d'un DCM avec deux défauts ou DDCM (Dual Defect Centric Model).