Orientadores: Jacobus Willibrordus Swart, Jader Alves de Lima Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-18T14:24:01Z (GMT). No. of bitstreams: 1 Pimenta_WallaceAlane_M.pdf: 1696709 bytes, checksum: 2f32b6a38a0f8cb824562743faee308d (MD5) Previous issue date: 2011 / Resumo: Este trabalho envolve o estudo de uma nova arquitetura para filtros integrados com freqüência de corte em sub-hertz, orientado para aplicações na área biomédica, possuindo requisitos como baixo consumo e baixa tensão de operação. Devido a sua aplicação também em sistemas implantáveis, o circuito deve operar com tensão de alimentação variando de 0,9V até 1,6V. Para as aplicações envolvendo circuitos implantáveis, as variações de temperatura não são críticas, embora o circuito tenha sido projetado para uma variação de 0°C até 100°C. Este estudo engloba análise, projeto, simulação, fabricação e caracterização experimental do filtro, sendo também testado com um modelo de sinal de eletrocardiograma (ECG). O filtro proposto é do tipo gm-C e se utiliza do controle da impedância vista pela fonte de um transistor NMOS para o ajuste da freqüência de corte. Comparativamente a outras topologias, possui vantagens como o simples controle da freqüência de corte, além da facilidade de imposição de uma tensão de modo-comum. Em termos de desvantagens, uma das principais está no fato de haver distorções significativas para sinais de alta amplitude (tipicamente acima de algumas dezenas de mili-volts). Na maioria das aplicações biomédicas, ou mesmo, por exemplo, sinais de origem sísmica, onde ambos possuem componentes de freqüência bem baixas, as amplitudes são de baixa magnitude. O principal parâmetro testado no circuito foi a freqüência de corte e seu ajuste com a corrente de polarização. Ainda, de forma a testar a capacidade do circuito de processar um sinal sem distorção, impondo um modo comum ao mesmo, foi utilizado o padrão adotado pela norma européia CENELEC (European Committee for Electrotechnical Standardization) para o sinal de ECG. No desenvolvimento foram utilizadas técnicas de projeto para circuitos de baixa potência, assim como utilização do modelo compacto ACM (Advanced Compact Model) para dimensionamento e cálculos manuais, obtendo-se expressões simples para a freqüência de corte. Fatores importantes para este tipo de projeto como correntes de fuga e nível de inversão do canal foram considerados, assim como as influências das capacitâncias parasitas. As correntes de fuga possuem um modelamento muitas vezes questionável e impreciso. Deste modo, de forma a obter uma idéia clara das fugas envolvidas, duzentos transistores NMOS unitários (0,8?m/10?m) foram colocados em paralelo para medir a fuga nas junções em função da temperatura e tensão reversa de polarização. Os dados obtidos de dez amostras de um mesmo lote mostraram um comportamento dentro do esperado. A média medida das correntes de fuga de um transistor unitário para as temperaturas de 27°C e 85°C foram respectivamente 46fA e 3,4pA. Dois filtros foram projetados para obter uma maior flexibilidade nos testes. Ambos os filtros se utilizam de uma fonte de corrente proporcional à temperatura (PTAT) única de valor típico medido igual a 5,65nA como polarização. Cada filtro se utiliza de um OP-AMP para impor o modo-comum e um divisor de corrente de Bult, obtendo-se uma corrente da ordem de pA para polarizar o filtro propriamente dito. O primeiro filtro usa a própria corrente de PTAT para polarização do nó de entrada que define a freqüência de corte. Com isto, é possível uma compensação de primeira ordem para sua variação com temperatura. O segundo filtro possui uma entrada de corrente independente, de forma que a mesma pode ser alterada externamente, possibilitando verificar a variação da freqüência de corte em função da polarização. A verificação funcional dos sub-circuitos que constituem o filtro, assim como todo o sistema, foi realizada utilizando-se simuladores SMASH/PSPICE/Cadence com modelos Bsim3v3, considerando-se a variação dos parâmetros de processo e intervalo de temperatura de 0ºC à 100ºC. O layout do circuito foi realizado através do programa Cadence, e possui uma área efetiva de 0,263mm2 para os dois filtros. A fabricação foi feita na foundry da AMS, usando-se tecnologia CMOS 0,35?m. A caracterização experimental envolveu análise da freqüência de corte, fugas em junções, resposta a um sinal de ECG, consumo e, comportamento com relação à tensão de alimentação. Resultados experimentais para a freqüência de corte do primeiro filtro, em dez amostras, resultaram em uma média de 2,38Hz e desvio padrão de 0,32Hz. A corrente de referência PTAT apresentou uma média de 6,90nA e um desvio padrão de 1,04nA. O comportamento PTAT da mesma pôde ser observado experimentalmente (de forma indireta) na faixa de 27°C à 85°C. A freqüência de corte em função da corrente de polarização foi analisada usando-se o segundo filtro, que confirmou a dependência linear por quase uma década de variação da corrente de entrada. Também, as respostas aos padrões de sinal de ECG de baixa e alta amplitude foram analisadas com sucesso no primeiro filtro. O trabalho teve seus objetivos alcançados, realizando etapas de especificação, projeto, layout e caracterização. Os resultados experimentais obtidos estão dentro do esperado, validando a arquitetura proposta de um filtro passa-altas, totalmente integrado, com freqüência de corte em sub-hertz / Abstract: This work aims the study of a new topology for integrated filters with cut-off frequencies around sub-hertz, oriented to biomedical applications, having requisites as low consumption and low voltage operation. Due to its application also in implantable systems, the circuit must operate with supply voltage varying from 0.9V to 1.6V. For applications involving implantable circuits, temperature variations are not critical, although this circuit was designed for an operation from 0ºC to 100ºC. This study conducts analyses, design, simulation, fabrication and experimental characterization of the filter, being tested with an electrocardiogram signal (ECG). The proposed filter is a gm-C type and uses the control of the impedance seen from the source of a NMOS transistor to adjust the cut-off frequency. Comparatively to other topologies, it has advantages as simple cut-off frequency control and its easiness to impose a common-mode voltage. As drawbacks, one of the most significant is in the fact of having significant distortions with high amplitude signals (tipically above some tens of milli-volts). In most biomedical applications, or even signals with a seismic origin, for example, where both have very low frequency components, their amplitudes are low in magnitude. The main tested parameter in the circuit was the cut-off frequency and its adjustment with the biasing current. Besides, as a test for the circuit capability of processing a signal without distortion, while imposing it a common-mode, it was used a standard from an European norm called CENELEC (European Committee for Electrotechnical Standardization) for the ECG signal. In the development were used design techniques for low power circuits, as well as the use of the compact model ACM (Advanced Compact Model) for dimensioning and hand calculations, getting simple expression for the cut-off frequency. Important factors for this kind of project as leakage current and channel inversion level were considered, also the influence of stray capacitances. The leakage current has a doubtful and imprecise modeling. Herewith, as a way to get a better idea of leakage values involved, two hundred unity NMOS transistors (0,8?m/10?m) were placed in parallel in order to measure the junction leakages as a function of temperature and reverse voltage biasing. The obtained data for ten samples of a single batch showed a behavior as expected. The mean value for the leakage currents of a unity transistor for temperatures between 27ºC and 85ºC were repectivelly, 46fA and 3.4pA. Two filters were designed to obtain a larger flexibility during the tests. Both filters use a unique PTAT current source with measured typical value equal to 5,65nA as biasing. Each filter uses an OP-AMP to impose a common-mode voltage and a Bult current divider, getting a current with a magnitude of pA to bias the filter itself. The first filter uses the proportional to temperature (PTAT) current directly from source to bias the input branch that defines the cut-off frequency. The second filter has and independent input, so that it can be changed externally, allowing to verify the cut-off frequency as a function of biasing current. The functional verification of the sub-circuits that build-up the filter, as the whole system, was performed using simulators SMASH/PSPICE/Cadence with Bsim3v3 models, considering the process parameters variations and temperature interval from 0ºC to 100ºC. The circuit layout was developed through Cadence program, and has an effective area of 0,263mm2 for both filters. The fabrication was done on AMS foundry, using the CMOS 0.35?m technology. The experimental characterization considered cut-off frequency analysis, junction leakages, response to an ECG signal, consumption and, behavior with respect to supply voltage. Experimental results for cut-off frequency of the first filter, on ten samples, resulted in a mean value of 2.38Hz with a standard deviation of 0.32Hz. The PTAT current presented a mean value of 6.90nA with 1.04nA of standard deviaton. The PTAT behavior of this current could be experimentally observed on range of 27ºC to 85ºC. The cut-off frequency as a function of biasing current was analyzed using the second filter, which confirmed the linear dependency for almost a decade of input current variation. Also, the responses to ECG standard signals of low and high amplitudes were analyzed successfully on the first filter. This work has achieved its purpose, making specifications stages, design, layout and characterization. The experimental results obtained are within expected, validating the proposed architecture of a high-pass filter, fully integrated, with cut-off frequency in sub-hertz / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: José Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-18T14:08:46Z (GMT). No. of bitstreams: 1 Tercariol_WalterLuis_M.pdf: 969536 bytes, checksum: ef254c40a948622d6670f2ff90bee6dd (MD5) Previous issue date: 2011 / Resumo: Esse trabalho visa conceber um circuito baseado na teoria e técnica translinear a fim de ser utilizado na camada física de geração de pulsos de transmissão de dados chamado LIN "Local Interconect Network" difundido largamente na indústria automotiva e utilizado como protocolo de transmissão de dados de baixa velocidade 10kbit/seg ou 20kbit/seg em anel. Esse projeto será parte integrante da malha de controle analógico dessa camada física afim de gerar transições previamente estabelecidas com taxas de subida e descida constantes em 1 Volt por micro segundo (1V/us). O projeto consiste em desenvolver um gerador de pulsos de relógio "clock" utilizando um oscilador de relaxação com corrente de referencia gerada por um circuito translinear. A implementação do circuito será em tecnologia BiCMOS trabalhando na especificação automotiva de VBAT de 6 V a 40 V e variação de temperatura de -40ºC a 150ºC e devera ser capaz de gerar uma frequência inversamente proporcional a variação positiva da bateria convertendo-se em pulsos finitos de "clock" por intermédio de um oscilador de relaxação que realimentara o sistema de controle ao qual gerencia a "forca" a ser aplicada ao barramento LIN a qual varia de 1k Ohm/1nF a 500Ohm/10nF / Abstract: A novel technique to control the LIN (Local Interconnect Network) bus slew rate transitions in automotive environment, where large fluctuations of the battery voltage are present, is reported. A bipolar translinear circuit generates a non-linear current that is used to modulate a MOS relaxation oscillator, producing a clock frequency that delivers a constant number of pulses during the LIN bus digital signal transition. This frequency modulated clock when applied to a digitally controlled analogue wave-shape driver results in a LIN bus digital transition at 10kBit/s or 20kBit/s with a slew-rate that is constant and independent of the car battery voltage. Experimental results measured in an IC implemented in a BiCMOS process showed that constant slew-rate transition of 1 V /us is obtained for battery voltages varying from 6 V to 40 V, over the temperature range of -40ºC to 150ºC / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientadores: Wilmar Bueno de Moraes, Saulo Finco / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e Computação / Made available in DSpace on 2018-08-03T16:18:08Z (GMT). No. of bitstreams: 1 SeixasJunior_LuisEduardo_M.pdf: 1245995 bytes, checksum: 5de6d8a3f9c453933b5f5b637d9f7257 (MD5) Previous issue date: 2003 / Mestrado

Orientador : Furio Damiani / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-13T21:47:16Z (GMT). No. of bitstreams: 1 Franca_Eliane_M.pdf: 7250675 bytes, checksum: 1b6b79da886c63b6c03b216df5c4fd77 (MD5) Previous issue date: 1989 / Resumo: Não informado / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador : Rui Fragassi Souza / Tese (doutorado) Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-13T21:56:39Z (GMT). No. of bitstreams: 1 Cesar_AmilcarCareli_D.pdf: 10302523 bytes, checksum: ca323a1c2a18eaf403cd42f12c02caf9 (MD5) Previous issue date: 1990 / Resumo: O guia dielétrico não-radiativo (NRD) é uma alternativa viável de construção de circuitos integrados na faixa milimétrica. A estrutura NRD convencional consiste de uma lâmina de material dielétrico isotrópico disposta entre dois planos condutores paralelos, separados por uma distância menor que meio comprimento de onda. A redução da perda por radiação nas curvaturas e descontinuidades é uma de suas principais vantagens. Neste trabalho e, descrita a obtenção das expressões dos campos elétrico e magnético e da equação caracteristica dos modos hibridos que se propagam em uma estrutura NRD, onde a lâmina dielétrica convencional foi substitui da por outra de material ferrimagnético. A solução da equação caracteristica fornece a constante de propagação em função da geometria do guia, dos parâmetros da ferrita e das condições de operação. São apresentados vários resultados numéricos originais na forma de curvas de dispersão e de distribuição de campos. Discute-se a possibilidade de construção de dispositivos reciprocos e não-reciprocos / Abstract: Nonradiative Dielectric (NRD) waveguide is an attractive alternative in the implementation of mil lime ter integrated circuits. The conventional NRD structure consists of an isotropic dielectric slab inserted between two parallel conducting planes, separated by a distance less than half of a wavelength. The reduction of radiation loss by curvatures and discontinuities is one of its well known advantages. This work shows how to obtain the electric and magnetic field expressions and the characteristic equations of the hybrid modes that propagate in a NRD waveguide where the isotropic slab is substituted by a ferrimagnetic material. The solution of the characteristic equation gives the propagation constant as a function of the guide geometry, ferrite parameters and operating conditions. Unpublished numerical results are presented in the form of dispersion curves and field distributions. The possibility of implementing reciprocal and non-reciprocal devices is discussed. / Doutorado / Doutor em Engenharia Elétrica

Orientador : Attilio Jose Giarola / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-16T15:41:10Z (GMT). No. of bitstreams: 1 Saviani_SidneySergio_M.pdf: 2781312 bytes, checksum: d23bc59a6a9d30c98414172a681c19cb (MD5) Previous issue date: 1981 / Resumo: Ao se projetar um circuito integrado de microondas encontram-se grandes dificuldades em se fazer um lay-out que realmente se comporte como o modelo desejado, pois é preciso reunir o acervo técnico, necessário a esse projeto, que está disperso entre muitas publicações. Estas, geralmente são restritas à análise, síntese ou discussão sobre um componente, dispositivo ou material. Por isso, achamos que é muito bom termos em mãos um sistema de processamento que auxilie o projeto e analise o lay-out desses circuitos. Se ele tiver um acervo técnico básico que possa ser modificado quando necessário, então satisfaz aos anseios de qualquer projetista que queira sintetizar ou analisar um circuito integrado de microondas. Este trabalho descreve um sistema de processamento que permite projetar e analisar lay-out de dispositivos e circuitos de microondas fabricados pela técnica de microfita. Este sistema permite forte interação projetista-computador, através de um terminal gráfico do tipo GT. 40, para definição do lay-out desejado. Um acervo de técnicas de lay-out faz parte do mesmo e permite a sua ampliação conforme as necessidades futuras. Um acervo de técnicas de análise, também aprimorável de acordo com as necessidades, integra o sistema e permite ao seu usuário prever as principais características elétricas do dispositivo ou circuito por ele projetado. Para a comprovação dos modelos adotados foi feita uma simulação de todas as descontinuidades que são elementos simples, componentes de lay-out, alguns dispositivos compostos e um circuito mais complexo, seguida de uma critica detalhada dos resultados obtidos. Com seus programas computacionais escritos de uma forma simples e na linguagem Fortran IV, o sistema descrito permite o intercâmbio de dados com outros sistemas, e integra um sistema de projetos auxiliado por computador para a área de microondas em desenvolvimento na FEC-UNICAMP. Por desconhecermos a existência de algo semelhante, acreditamos termos feito uma contribuição visando o desenvolvimento de projetos, análises e otimizações de circuitos, no caso de microondas, auxiliados por computador / Abstract: Not informed / Mestrado / Mestre em Ciências

Orientador : João Bosco Ribeiro do Val / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-18T13:59:31Z (GMT). No. of bitstreams: 1 Venturini_NarciEdson_M.pdf: 5428150 bytes, checksum: cb42de60d96be56b43eb4a7e627ad189 (MD5) Previous issue date: 1993 / Resumo: Neste trabalho propomos um módulo receptor completo, onde o problema da eliminação da interferência intersimbólica, detecção dos símbolos e ajuste da fase de amostragem é resolvido de forma simples e integrada. Os módulos de equalização, recuperação de relógio e detecção, são projetados para funcionar com estimativas diretas de amostras da resposta impulsiva do canal, garantindo-se a integração dos módulos. Para reduzir a complexidade do receptor, restringimos a amostragem à taxa de símbolos. Primeiramente tratamos o caso em que as amostras pré-cursoras são de pequena monta, como em canais telefônicos, e posteriormente extendemos para canais com frentes de subida significativas. Nos dois casos a interferência intersimbólica devido às amostras pós-cursoras é eliminada com eficiência por um filtro com realimentação de decisões. Quando há poucas amostras pré-cursoras, optamos por não equalizá-Ias diretamente. Propomos um detector baseado em decisão direta, que utiliza estas amostras para melhorar a decisão, implementado com baixo custo e de grande eficiência. O detector proposto é facilmente analisável, obtendo-se a expressão de probabilidade de erro teórica para o mesmo, quando não há erros de decisão se propagando pelo filtro de realimentação. Quando erros de decisão propagados são levados em conta, conseguimos aproximações para a expressão de probabilidade de erro, confirmadas por simulações. O detector proposto apresenta desempenho sempre superior ao detector de limiar de cruzamento de zero. Demonstramos que existe uma classe de canais, para os quais o detector torna-se insensível à propagação de erros realimentados. Uma boa aproximação para estes canais é obtida quando usamos pré-conformação do canal, implementada com a adequação do pulso de transmissão. O trabalho em recuperação de relógio adota idéias de otimização. Propomos funções de fase, que quando maximizadas, determinam a fase que minimiza indiretamente a probabilidade de erro de detecção. Estas funções são calculadas com estimativas de um número reduzido de amostras da resposta impulsiva do canal, e apresentam características de unimodalidade. O problema de maximização das mesmas é resolvido da maneira mais simples possível, através de procedimentos de busca unidimensional. Comparamos o desempenho dos métodos de Fibonacci e do ajuste por quadráticas para determinação da fase ótima, chegando-se a um método de recuperação de relógio eficiente, rápido e facilmente implementável. Um filtro retropreditor linear é usado para resolver o problema da equalização das pré-cursoras, quando a borda de subida do canal for longa e significativa. Este filtro apresenta a restrição de funcionar apenas sobre canais de fase máxima. Para adequar esta restrição à estrutura de recepção proposta, conectamos o retropreditor ao receptor de tal forma que o sinal de erro usado para ajustar adaptativamente os seus coeficientes é gerado após a equalização das pós-cursoras do canal. Assim ele passa a atuar sobre um canal resultante, formado apenas por borda de subida. Como é provável que a borda de subida destes canais forme um canal de fase máxima, o retropreditor será adequado para a sua equalização, atuando seletivamente sobre as pré-cursoras / Abstract: Not informed. / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

Orientador: Jacobus W. Swart / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-18T21:54:43Z (GMT). No. of bitstreams: 1 Ramos_AntonioCelsoSaragossa_M.pdf: 4033740 bytes, checksum: c740eecdc7a2e85a5429be9bb98021c2 (MD5) Previous issue date: 1993 / Resumo: Este trabalho foi concebido da necessidade que se tinha de corroer amostras que requerem características específicas, como é o caso de circuitos integrados com tecnologias avançadas. Com este objetivo, projetou-se e construiu-se um sistema de Corrosão Iônica Reativa (RIE). Foi montado para isto, um gerador de RF de 300W e freqüência de 500KHz, freqüência esta escolhida pela alta taxa de corrosão em filmes de fotorresiste e tungstênio, facilidade na instalação, dispensando grandes cuidados, pela disponibilidade de peças no mercado e pelo baixo custo. O sistema de vácuo é composto por uma bomba mecânica e um soprador de Industrial operando em sentido Inverso. Caracterizamo-lo comparando-o com equipamentos comerciais usados para sistemas de corrosão por plasma. Esta caracterização constou da determinação da velocidade de bombeamento do sistema de vácuo. Este comportou-se razoavelmente bem, melhorando a velocidade de bombeamento da bomba mecânica. Para se ter controle de um processo, necessita-se saber quando se termina a corrosão do filme desejado. Para Isto, fizemos estudos com espectrometria óptica que mostra o espectro com os picos característicos da luz do plasma e detecção do ponto final da corrosão. Obtivemos uma boa sensibilidade do método, que foi capaz de detectar o final da corrosão do filme de W em uma amostra com área de 1 cm cúbico e fotogravada ... Observação: O resumo, na íntegra, poderá ser visualizado no texto completo da tese digital / Abstract: This work has as objective the development of a Reactive Ion Etching (RIE) System, motivated by the need of this technique for the fabrication of devices and Integrated circuits with advanced technologies. The RIE equipment has been designed, constructed and characterized. An RF generator of up to 300W at a fixed frequency has been designed and built. This relatively low frequency was adapted because lt a) produces a higher etch rate of Tungsten and Photoresist, b) facilitates the installation by avoiding special precautions when dealing with high frenquency RF signals. c) facilitates the acquisition of the needed parts and devices resulting in a very cost effective solution. The vacuum system is composed of a mechanical pump In serles with an industrial air blower which operates in reverse. The system Is characterized ln terms of pumping speed and compared with commercial vacuum systems for plasma etching. The obtained pumping speed values are very reasonable, improvlng considerable the characteristics compared to a single mechanical pump ... Note: The complete abstract is available with the full electronic digital thesis or dissertations / Mestrado / Mestre em Engenharia Elétrica

Orientador: Jose Antonio Siqueira Dias / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-19T03:44:15Z (GMT). No. of bitstreams: 1 Caldeira_Laercio_D.pdf: 10099585 bytes, checksum: 173e2f6a8ff46de0de4b0b42573529e4 (MD5) Previous issue date: 1993 / Resumo: Este trabalho integra o projeto de três blocos CMOS digitais de alta performance idealizados para incorporarem CIs VLSI, onde se buscou o melhor compromisso área/velocidade. Um dos blocos, o do Conversor A/D de 8 Bits, desenvolvido em arquitetura "flash" modificada, permite taxas de conversão superiores a 1 MHz adequando-o à grande maioria dos sistemas digitais. Os demais blocos, os Multiplicadores Paralelo e Série, foram desenvolvidos com base no Algoritmo de Booth e, portanto, exibem excelente desempenho trabalhando com palavras de até 64 bits. Projetou-se um Multiplicador Paralelo de 4 Bits operando com taxas de até 35 MHz e um Multiplicador Série de 8 Bits operando até 2,6 MHz / Abstract: This work compiles the design of three high performance CMOSdigital circuits blocks where the best area/speed relationship was required. Those circuits are intended to be implemented in VISI circuits. One of the blocks, the 8 bits A/D Converter, was implemented using a modified flash architecture, which allows conversion ratio above 1 MHz, suitable to the most of the digital systems. The other blocks, a parallel and a Serial Multipliers were developed based on the Booth Algorithm, wich has higher performance with words up to 64 bits. The 4 bits parallel multiplier designed works up to 35 MHz and the 8 bits serial multiplier works up to 2,6 MHz / Doutorado / Eletrônica e Microeletrônica / Doutor em Engenharia Elétrica

Orientadores: Roberto de Alencar Lotufo, Neucimar Jeronimo Leite / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-19T16:07:29Z (GMT). No. of bitstreams: 1 Barros_IlkaMarinho_M.pdf: 3588485 bytes, checksum: aa9403cd0e8f81d18c25844ceb889e80 (MD5) Previous issue date: 1994 / Resumo: A disseminação e utilização do Processamento de Imagens em inúmeras áreas da ciência e suas aplicações tem levado à intensificação das pesquisas neste ramo. A Morfologia Matemática é um conjunto de ferramentas para o processamento de imagens que tem sido bastante enfocado. Esta dissertação descreve uma arquitetura especialmente desenvolvida para implementação de operações morfológicas sobre imagens binárias e em nível de cinza, com aproveitamento integral do hardware. As operações implementadas de dilatação e erosão são básicas para a composição de diversas operações morfológicas mais complexas. Justifica-se sua implementação em um hardware dedicado devido à quantidade de dados a serem processados e devido à velocidade de operação requisitada. Outras operações morfológicas foram também implementadas através deste mesmo hardware. Usando a linguagem de descrição de hardware VHDL, foi realizada a modelagem, simulação e validação desta arquitetura. Esta arquitetura agrega características importantes de alguns processadores existentes para o mesmo propósito como a utilização integral do hardware em operações numéricas e binárias, alta modularidade, regularidade e baixa complexidade, características importantes para sua implementação VLSI. Temas relacionados a este trabalho como metodologias de projeto, linguagens de descrição de hardware e processadores de imagem são também discutidos / Abstract: The popularization and the use of Image Processing in several fields of Science and its applications, have increased the importance of the researches in this area. Mathematical Morphology is a set of tools used in image processing which has been widely used. This work describes an architecture specially developed for the execution of morphological operations on binary and gray-level images, using the same hardware structure. Complex morphological operations are composed by the dilation and erosion operations realized by this hardware. Because of the amount of data envolved and of the processing speed required it is used a dedicated hardware to implement these operations. Other morphological operations are also realized by this structure. The hardware description language VHDL was used in the modeling and simulation of the architecture. This architecture is well suited for VLSI implementation due to its high modularity, regularity and low complexity. Subjects related to this work such as methodologies, hardware description languages and image processors are also presented. / Mestrado / Mestre em Engenharia Elétrica